VARIATION AWARE FALSE PATH ANALYSIS IN VLSI DESIGN

Abstract

반도체 집적회로가 결과를 내기 위해서는 얼마나 많은 시간이 필요한가? 이 물음에 답하기 위해서는 복잡난해한 허위경로 검출문제가 선결되어야 한다. 반도체 공정기술의 발달로 게이트 지연시간 편차가 회로의 동작시간에 큰 영향을 미치게 됨에 따라 허위경로 문제 또한 더욱 복잡해졌다.

Viability 분석기법은 허위경로 문제를 푸는 기법 중 가장 정교한 것이다. 그러나 이 기법은 최장 지연시간 모델에 기초하고 있어 허위경로에 대한 중요한 정보들을 놓칠 우려가 높다. 최근 회로의 지연시간 편차를 고려하기 위해 확률적 지연시간 분석기법 (SSTA)에 대한 연구가 활발히 진행되어왔다. 그러나 이 기법은 회로의 동적 지연시간 변화를 고려할 수 없으므로 회로의 지연시간을 과대평가하게 된다.

본 논문에서는 지연시간 편차에 따른 허위경로 문제에 대해 두 개의 새로운 해법을 제시하고 있다. 그 중 첫 번째는 확률적 viability 분석기법으로써 기존의 viability 분석기법을 획기적으로 개선시킨 것이며, 두 번째는 지연시간의 확률적 동적 지연시간 분석기법(SDTA)으로써 게이트 논리값의 동적 천이의 확률적 변화를 간단한 형식으로 표현가능하게 해주는 기법이다. 이 두 가지 기법은 지연시간 편차에 따른 허위경로 문제에 대해 전혀 다른 두 가지 접근 방식을 제공하고 있다. 이론 및 실험적으로 이 두 기법이 지연시간 편차에 따른 회로의 허위경로들을 효과적으로 검출해낼 수 있음이 입증되었다.

How long does an integrated circuit take to produce its result? To answer the question, the difficult and complex false path detection problem must be tackled first. Moreover, the false path problem has become much more complex because the gate delay variation has made a significant impact on the circuit timing, as the technology scales down.

The viability analysis is one of the most sophisticated approaches to the false path detection problem. Since it used the worst-case gate delay model, however, it might miss some important false/true path timing behavior. There has been a lot of research effort on statistical static timing analysis (SSTA) to take into account delay variation in the critical path delay computation. Since SSTA is unable to capture the dynamic timing behavior of a circuit, it is completely blind to false paths, thus, it overestimates the circuit timing.

In this dissertation, two novel approaches to the false path problem under delay variation are proposed. One is the novel statistical viability analysis which is a significantly enhanced version of the viability analysis, and the other is statistical dynamic timing analysis which is able to precisely express the statistical behavior of dynamic transitions at the output of gate into a compact form. Those two approaches provide two different points of view to the false path problem under delay variation. It is theoretically and experimentally shown that those two approaches effectively identify false paths in the major benchmark circuits under delay variation.