신호처리용 PCB의 방사 EMI 저감을 위한 via hole 최적 설계

Abstract

최근 회로의 복잡도가 증가하면서 전자제품과 관련된 다양한 문 제가 발생하고 있다. LCD TV 제품 역시 유사한 상황이며, 특히 인체에 영향을 미치는 EMI 문제가 증가하는 추세이다. EMI 평가 는 샘플 제작 이후에만 가능한데, 이 과정에서 EMI 문제 발생 시 해결책 적용 및 샘플 재제작, 재평가하는 과정에서 제품 개발 기 간 및 개발 비용 등의 증가가 발생한다. 이러한 이유로 샘플 제작 전 제품 설계 단계에서의 EMI 시뮬레이션의 중요성이 커졌으나 아직 도입되지 않았기에 본 논문에서는 LCD TV 제품의 신호처리 용 PCB에 대한 EMI 시뮬레이션을 진행하는 동시에 최소의 비용 으로 EMI를 저감시킬 수 있는 via hole 설계 rule에 대해 연구하 고자 한다. 특히 기존 연구를 통해 결론지었던 via hole 설계 rule 의 문제점을 지적하고, 실제 LCD TV 제품의 신호처리용 PCB에 적용할 수 있는 via hole 설계 rule을 확립하고자 한다. 본 논문에서는 먼저 기준 모델로 40 양산용 LCD TV에 적용된 신호처리용 PCB를 선정하였고, 구조적으로 차폐가 불가능한 PCB 의 입력단에 대한 EMI 해석을 진행하였다. 다음으로 이러한 신호 처리용 PCB의 EMI를 저감시킬 수 있는 방안 중 via hole 설계시 의 최적 간격을 확인하고자 signal line EMI 저감용 via hole 및 PCB 전체 방사 저감용 via hole의 두 가지로 분류한 후 각각 유 니베리언트 방식의 최적화 기법을 적용하여 3D 시뮬레이션을 진 행하였다. 이 과정에서는 3D FEM 방식의 Ansoft사 HFSS tool을 이용하였다. 마지막으로 시뮬레이션으로 얻은 결과를 검증하기 위 해 신호처리용 PCB 제작 및 실험을 진행하여 제시된 via hole 최 적 간격에 대한 타당성을 입증하였다. 주요어 : EMI, PCB, via hole, univariant method, simulation 학 번 : 2012-23200