다채널 신경신호 기록을 위한 저전력 아날로그-디지털 변환기

Abstract

본 논문에서는 체내 이식이 가능한 다채널 신경신호 기록 시스템에서 사용되는 아날로그-디지털 변환기로서 cyclic analog-to-digital converter (ADC)에 대해 설명하고 있다. Cyclic ADC는 적은 전력소모와 작은 면적으로도 높은 해상도를 달성할 수 있어서 이러한 시스템에서 사용되기에 적합하다. 신경신호 기록 시스템은 체내 이식되기 때문에 저 전력 ADC가 필요한데, 비교기 기반의 switched-capacitor 회로(comparator-based switched-capacitor circuit, CBSC)를 적용하여 저 전력 구조를 설계하였다. 뿐만 아니라 CMOS 공정이 낮아짐에 따라 연산증폭기(opamp) 설계에서 발생하는 디바이스 이득의 감소 및 안정성 문제를 해결할 수 있었다. 또한 다채널 신경신호 기록 시스템을 위해서 증폭된 사전설정 전압 기법(Boosted Preset Voltage Scheme)을 이용하여 추가 전력소모 없이도 약 2.5배의 동작속도 향상을 달성하였다. 제안하는 cyclic ADC는 2.5MHz 샘플링 주파수를 가지며, 신경신호의 대역폭이 100~10KHz이므로 100채널 이상의 신경신호 처리를 할 수 있게 되었다. 0.18μm CMOS 공정에서 제작된 제안하는 cyclic ADC의 측정결과로 55.99dB의 SNDR과, 0.74mW의 전력소모를 얻었다. 그리고0.146mm^2의 면적을 가진다.

This paper describes an cyclic analog-to-digital converter(ADC) for an implantable neural recording system. Cyclic ADC can achieve high resolution with low power and small area. So it is suitable for such applications. To implant a neural recording system, low power ADC is needed. For low power cyclic ADC, we use the comparator-based switched-capacitor(CBSC) technique. The CBSC technique eliminates the need for high gain opamps in switched capacitor circuits, so we can overcome CMOS technology scaling problems. As CMOS technology scales down, it is hard to realize a high gain opamp because of reduced signal and device gain. It makes difficult to realize high gain feedback loops conventionally used in switched capacitor circuits. Moreover, for multi-channel neural recording system, a boosted preset voltage scheme is introduced to improve the conversion rate without consuming more power. The proposed ADC operates at 2.5MS/s. Because of the neural signal bandwidth is 100~10KHz, the ADC can handle more than 100 channels. The chip was fabricated in 0.18μm CMOS and it has has an active area of 0.146mm^2 and consumes 0.74mW from a 1.8V supply.