Development and characterization of high-k/III-V MOS devices for low power electronics

Abstract

오늘날 눈부신 발전을 이룬 모스펫 (MOSFET) 소자는 게이트 길이가 줄어 감에 따라 소자의 전력 소모를 줄이는 것이 가장 큰 관건으로 여겨지고 있다. 기존의 실리콘 (Si) 기반 모스펫 기술로는 이러한 급격한 전력 제한적 스케일링 요구사항을 달성하기가 굉장히 어려울 것으로 예상되고 있으며 이에 따라 7 nm 미만의 로직 트랜지스터 로드맵에서는 전자 이동성이 매우 높은 채널 재료인 III-V족 화합물 반도체를 차세대 반도체 기술로 제안하고 있다. 하지만 III-V족 화합물 반도체의 산화막 품질 결함 문제는 실제 반도체 산업에서의 실용적인 응용을 어렵게 하였고 이를 해결하기 위한 연구가 오랜 기간 수행되었지만 여전히 실리콘 산화막 연구와는 그 차이가 크게 존재하고 있다. 본 연구의 목표는 원자층증착 (ALD) 기술을 이용해 개선된 고유전율 (high-k) 박막 공정을 개발하여 III-V족 화합물 반도체에서도 우수한 계면 특성을 확보하는 것이다. 인듐갈륨비소 (InGaAs) 기판에 실리콘나이트라이드 (SiNx) 및 알루미늄-나이트라이드와 (AlN) 같은 여러 high-k 박막을 적용시키는 연구를 하였고 개선된 계면 품질 결과를 보였으나 유전상수가 충분치 않아 더 이상 등가산화물 두께를 (EOT) 줄이는 것은 어려움이 있었다. 낮은 EOT와 동시에 우수한 인터페이스 특성을 달성하기 위해서는 고유전율을 가지는 하프늄옥사이드 (HfO2) 박막과 InGaAs 사이의 본질적인 계면 품질 향상이 불가피한것으로 보였다. 우리는 N형 InGaAs에서 이소프로필알코올 (IPA) 산화제 및 주기 질소 (N2) 플라즈마 처리된 고품질 플라즈마 보조 원자층증착 (PA-ALD) 하프늄옥시나이트라이드 (HfOxNy) 박막종정을 제안하였고 이는 본 연구의 주요 성과였다. 이 박막 공정을 통해 일반적으로 결함이 많은 HfO2/InGaAs 계면에서는 관측할 수 없는 강력한 반전 (inversion) 특성을 관찰하였으며 매우 개선된 계면 준위 밀도가 (Dit) 달성되었다. 또한, 개발된 게이트 스택 결과의 계면 특성 개선 메커니즘 및 상세한 특성화 연구가 수행되었다. 본 연구의 뛰어난 성과는 보고된 다른 high-k/III-V MOS 결과를 능가하고 있으며 앞으로의 III-V족 화합물 반도체 연구에 크게 기여할 것으로 기대된다. III-V MOSFET에서 앞선 MOS 연구 결과가 미치는 영향을 알아보기 위해 InGaAs MOSFET 제작 공정 프로세스를 개발 및 최적화하였다. 앞선 연구결과에서 관찰된 오존과 IPA 기반 HfOxNy 사이의 벌크 및 계면 품질 측면에서 서로 상쇄되는 관계는 게이트 스택의 관점에서 최적화하는 연구를 하였다. 본 논문에서는 IPA 기반 HfOxNy 계면층과 O3 기반 HfOxNy 벌크층으로 구성된 이중층 ALD high-k 게이트 스택 방식을 제안하였다. 최적화된 이중층 게이트 스택을 사용하여 제작된 InGaAs MOSFET에서 탁월한 문턱 전압이하 특성과 on-off 성능을 달성했다. 또한, III-V MOSFET 연구에서 보고된 최상의 결과와 뒤지지 않는 우수한 PBTI 신뢰성 특성이 달성되었다. 더 나아가 반도체 산업에 실제 응용되기 위해 비용 효율적인 솔루션으로서 MOCVD로 성장된 InGaAs MOSFETs 를 제작 하였으며 소스 드레인 층과 버퍼 층 품질의 개선을 통해 우수한 트랜지스터 성능을 달성했다. 그리고 현재의 반도체 기술 경향을 따르는 3차원 Fin 모양의 InGaAs를 제작하였다. 고온 건조 식각의 개발로 60 nm의 게이트 길이를 가지는 InGaAs quantum well fin-type MOSFET을 개발하였으며 이는 같은 게이트 길이의 planar-type소자보다 우수한 문턱 전압이하 특성을 보였다. 또한 bottom-up aspect-ratio-trapping (ART)-type InGaAs MOSFET의 개발을 통해 실제 CMOS기술과의 융합 가능성을 제시하였다. 또한, 개발된 InGaAs MOSFET 기술에 강유전체 HfO2 기술을 접목하여 차세대 negative-capacitance FET(NC-FET) 응용의 실현 가능성을 보는 연구를 하였다. NC-FET는 매우 가파른 subthreshold swing 특성을 달성할 수 있는 차세대 기술로 잘 알려져 있다. CMOS기술과 호환이 가능한 저온 ALD HfO2 공정을 개발하여 강전 특성이 성공적으로 발휘하는 것을 관찰였다. 또한 III-V 족 반도체의 열적 불안정성을 극복하기 위해 FE-HfO2 기술의 열 안정성 확보 기술을 연구하였고, 강전 형성 메커니즘을 분석하기 위해 체계적인 연구를 추가로 수행하였다. 최종적으로 개발된 공정을 통합함으로써 NC-FET의 특성을 보이는 InGaAs MFMIS-FET의 성공적인 연구 결과를 확보하였으며 본 연구에서 개발한 기술들의 차세대 소자 응용 가능성을 성공적으로 확보하였다.

Although gate length scaling of metal-oxide-semiconductor field-effect-transistors (MOSFETs) with low power consumption has been successful enabled by several innovative device technologies, extremely scaled transistor has failed to achieve its steep power-constrained scaling requirements and the sub-7nm logic transistor roadmap suggests alternative channel material with high mobility. III-V compound semiconductor has been considered to be the most promising technology among several channel material candidates. However, its defective native oxide quality has forbidden practical use of III-V channel in the semiconductor industry and for several decades many research regarding III-V MOS have been conducted to achieve improved interface which is still not comparable to the Si results. The scope of this work was mainly oriented to achieve high quality interface at high-k/III-V MOS by studying the ALD process of high-k layers. Several high-k materials such as SiNx and AlN were studied for the InGaAs substrate and showed promising interface quality results, however, leaving some issues of low dielectric constant that has failed to scale further effective-oxide-thickness (EOT) down. In order to achieve an enhanced interface characteristics along with a low EOT, the interface quality of intrinsic HfO2/InGaAs interface was required. We have proposed a high quality plasma-assisted atomic-layer-deposited (PA-ALD) HfOxNy by using isopropyl alcohol (IPA) oxidant and cyclic N2 plasma treatment was demonstrated on N-type InGaAs which was the main achievement of this work. Remarkable mid-gap Dit levels with strong inversion characteristics were achieved which usually cannot be observed at defective HfO2/InGaAs interface. Also, detailed study of the interface improvement mechanism and characterization study of the advanced gate stack results were performed. This outstanding achievement surpassed any other reported high-k/III-V MOS results in the aspects of EOT scaling ability, mid-gap Dit suppression and border trap reduction. In order to realize the impact of MOS results in III-V MOSFETs, InGaAs MOSFET fabrication processes were optimized. The trade-off relationships in terms of the bulk and interface quality between the O3 and IPA-based HfOxNy, respectively were optimized in perspective of the gate stack. In this thesis, a bi-layer ALD high-k gate stack scheme that is consisted of an IPA-based HfOxNy IL and an O3-based HfOxNy bulk layer is proposed. Excellent subthreshold characteristics and on-performance were achieved in the fabricated InGaAs MOSFETs using the optimized bi-layer gate stack. Moreover, superior positive-bias-temperature-instability (PBTI) reliability characteristics were achieved comparable to the best results reported in III-V MOSFET research. Furthermore, MOCVD-grown InGaAs MOSFETs were fabricated as a cost effective solution to the industry and by optimizing both capping layer and buffer layer quality, comparable transistor performance was achieved. And following the current trend, three-dimensional fin-type InGaAs transistors were demonstrated. 60nm gate length of dry etched fin-type InGaAs quantum well MOSFET has resulted in improved subthreshold characteristics compared to the planar-type. Also, a bottom-up aspect-ratio-trapping (ART)-type InGaAs MOSFET was demonstrated for future CMOS integration. Additionally, the feasibility of highly advanced negative capacitance FET (NC-FET) applications by employing ferroelectric HfO2 on the developed InGaAs MOSFET technology has been demonstrated. NC-FET is known to be the next generation technology that can achieve extremely low subthreshold swing. A CMOS compatible low temperature un-doped ALD HfO2 process was developed and it successfully exhibited ferroelectric characteristics. In addition, in order to adopt the FE-HfO2 technology on low thermal budget III-V materials, several technologies were studied to improve the thermal stability and systematic study was further conducted in order to analyze the ferroelectric formation mechanism. By integrating the developed processes, successful demonstration of InGaAs MFMIS-FET was observed with the characteristics of NC-FET.