Design and Control of Topologies for Voltage Stacking

Abstract

디지털 부하 전압 조절은 공급 전압이 더 많이 떨어지고 병렬 디지털 회로가 더 많은 전류를 소비하고 있기 때문에 컨버터 스테이지 설계자에게 어려운 과제다. 따라서 변환 비율과 전류는 모두 증가하며, 이는 변환기 내부의 손실 증가로 이어진다. 이러한 변환 비율과 변환기 입력 전류를 줄이기 위한 새로운 디지털 회로 아키텍처가 제안되었다. 전압 쌓기라는 개념은 부하를 병렬로 유지하는 대신 직렬로 쌓는 것이다. 따라서 이 전략은 변환기의 변환 비율과 출력 전류를 감소시킨다. 그러나 부하 전류 불균형은 전압 불균형을 초래하므로 이 문제에 대처하기 위해 차동 전압조절기를 설정해야 한다. 차동 전압 조절기의 토폴로지는 다양하지만 입력 전력의 작은 부분만을 관리하므로 디지털 부하의 경우 통합을 고려할 수 있다. 스위칭-캐피터 컨버터는 통합 컨버터의 가장 일반적인 기술이며 스위치-캐피터 컨버터 기반 차동 전압 조절기를 위한 몇 가지 토폴로지가 제안되었다. 그러나 그 수는 한정되어 있고 문헌에서는 단순한 모델링만이 생산되었다. 이 작업은 두 가지 위상, 즉 그러한 위상에 대한 모델과 설계 가이드를 제안하는 것을 목표로 한다. 첫째, 두 가지 위상, 즉 부하 적층 및 캐패시터 적층 토폴로지를 제안하는데, 두 기술은 동일한 개념에 기초하고 있으며, 비행하는 부품은 스위치 행렬 덕분에 위상에 따라 고정 부품, 부하 또는 커패시터에 할당할 수 있다. 다양한 제어 전략이 제안되지만, 논문에 사용된 전략인 고정 ATR 은 강력하면서도 단순하다. 동일한 패턴에 따라 이전 단계에 따라 비행부위를 할당하는 것으로 구성된다. 일부 시뮬레이션 및 실험 파형은 고정 ATR 전략이 사용되는 곳에 제시된다. 그런 다음 두 가지 모델이 제안되며, 하나는 단순하고 또 다른 하나는 시뮬레이션에 적합하다. 두 번째 모델에 근거하여 안정성 연구가 수행되며 제어 전략의 견고성을 보여준다. 그런 다음 안정적인 시스템을 연구하여 스위칭 기간의 각 위상에 대해 동일한 파형 패턴이 나타난다는 것을 보여준다. 그런 다음 이 전압 파형 패턴의 특성 포인트를 계산한다. 그런 다음, 개폐 장치 변환기 기반 차동 전압 조절기의 경우에 성능을 조사한다. 전압 조절기 성능은 손실과 조절 품질로 특징지어진다. 다중 출력 차동 전압 레귤레이터의 경우 몇 가지 성능 기준이 제시되어 있다. 이러한 기준에 따라 최악의 경우 전류 세트를 식별한다. 이 최악의 경우 전류 세트와 정의된 기준을 사용하여 제안된 토폴로지와 이전 토폴로지를 비교한다.마지막으로 설계 가이드가 제안된다. 첫째, 설계 다중 객체 최적화 문제가 제시된다. 그것은 두 가지 제약조건과 함께 세 가지 객관적 기능과 네 가지 설계 매개변수의 문제다. 기준 추정기는 계산된 특성 전압 포인트를 기반으로 구축되며, 마지막으로 구성요소 및 제어 최적화 결과가 제시된다.

Digital loads voltage regulation is a challenge for the converter stage designers as the supply voltages are dropping and the parallelized digital circuits are consuming more current. Both conversion ratio and converter output current are therefore increased and this leads to increased losses inside the converter. A new digital circuit architecture has been proposed to reduce the conversion ratio and the converter output current. The concept, called voltage stacking, is to stack loads in series instead of keeping them in parallel. This strategy therefore demultiplies the converters conversion ratio and output current. However, load current unbalances lead to voltage unbalancing and hence, differential voltage regulators should be set up to cope with this problem. Topologies for the differential voltage regulators are diverse but as they only manage a small portion of the input power, in the case of digital loads, integration can be considered. Switched-capacitor converters are the most common technology of integrated converter and a few topologies for switched-capacitor converter-based differential voltage regulators have been proposed. However, the number is limited and only simple modeling has been produced in the literature. This work aims at proposing two topologies, a model and a design guide forii those topologies. Firstly, two topologies are proposed, the load stacking and the capacitor stacking topologies, both technologies based on the same concept, flying parts can be allocated to fixed parts, loads or capacitors depending on the topology, thanks to a matrix of switches. Various control strategies are proposed but the one used in the thesis – called fixed ATR, is both robust and simple. It consists in allocating the flying parts based on the previous phase following the same pattern. Some waveforms of simulation and experiments are presented where the fixed ATR strategy is used. Two models are then proposed, one simple and another more complex that fits the simulation. Based on the second model, a stability study is performed and it shows the robustness of the control strategy. The stable regime is then studied showing that, for each phase of a switching period, the same waveform pattern appears. The characteristic points of this voltage waveform pattern are then calculated. Performance is then investigated in the case of switched-capacitor converterbased differential voltage regulators. A voltage regulator performance is characterized by its losses and by its regulation quality. Several performance criteria are presented in the case of a multi-output differential voltage regulator. Based on those criteria, the worst case current set is identified. With this worst case current set and the defined criteria, the proposed and previous topologies are compared. Finally, a design guide is proposed. The design multi-objective optimization problem is presented. It is a problem with three objective functions and four design parameters along with two constraints. Criteria estimators are then built based on the calculated characteristic voltage points and finally, component and controliii optimization results are presented.