Publications
Detailed Information
FPGA에서의 성능 최적화 구현을 위한 상위 수준 합성 및 모듈 배치
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.advisor | 최기영 | - |
| dc.contributor.author | 권순민 | - |
| dc.date.accessioned | 2010-02-02T09:06:27Z | - |
| dc.date.available | 2010-02-02T09:06:27Z | - |
| dc.date.copyright | 2004. | - |
| dc.date.issued | 2004 | - |
| dc.identifier.uri | http://dcollection.snu.ac.kr:80/jsp/common/DcLoOrgPer.jsp?sItemId=000000056457 | kog |
| dc.identifier.uri | https://hdl.handle.net/10371/48561 | - |
| dc.description | 학위논문(석사)--서울대학교 대학원 :전기· 컴퓨터공학부,2004. | ko |
| dc.format.extent | 38 장 | ko |
| dc.language.iso | ko | ko |
| dc.publisher | 서울대학교 대학원 | ko |
| dc.subject | 상위 수준 합성 | ko |
| dc.subject | high-level synthesis | ko |
| dc.subject | 모듈 배치 | ko |
| dc.subject | module placement | ko |
| dc.subject | 분산 레지스터 구조 | ko |
| dc.subject | distributed register architecture | ko |
| dc.subject | interconnect delay | ko |
| dc.subject | interconnect delay | ko |
| dc.subject | multi-cycle | ko |
| dc.subject | multi-cycle | ko |
| dc.subject | FPGA | ko |
| dc.subject | FPGA | ko |
| dc.title | FPGA에서의 성능 최적화 구현을 위한 상위 수준 합성 및 모듈 배치 | ko |
| dc.type | Thesis | - |
| dc.contributor.department | 전기· 컴퓨터공학부 | - |
| dc.description.degree | Master | ko |
- Appears in Collections:
- Files in This Item:
- There are no files associated with this item.
Item View & Download Count
Items in S-Space are protected by copyright, with all rights reserved, unless otherwise indicated.