



공학석사학위논문

트랩 전하의 3 차원 효과를 고려한 MOSFET 의 Random Telegraph Noise 분석

Three Dimensional Effect of Trapped Charge on Random Telegraph Noise of MOSFET

2012 년 8 월

서울대학교 대학원

전기 컴퓨터 공학부

윤일오

공학석사학위논문

트랩 전하의 3 차원 효과를 고려한 MOSFET 의 Random Telegraph Noise 분석

Three Dimensional Effect of Trapped Charge on Random Telegraph Noise of MOSFET

2012 년 8 월

서울대학교 대학원

전기 컴퓨터 공학부

윤일오

트랩 전하의 3 차원 효과를 고려한 MOSFET 의 Random Telegraph Noise 분석

Three Dimensional Effect of Trapped Charge on Random Telegraph Noise of MOSFET

지도교수 박 영 준

이 논문을 공학석사 학위논문으로 제출함

2012 년 8 월

서울대학교 대학원

전기 컴퓨터 공학부

윤일오

윤일오의 공학석사 학위논문을 인준함

2012년 8월

위원장:_____ 부위원장:_____ 위 원:_____

초록

소자의 크기가 작아짐에 따라 저주파 잡음은 매우 중요한 신뢰성 문제로 부각되고 있다. 이에 따라 그 원인인 트랩에 대한 많은 연구가 진행되고 있다. 트랩의 숫자는 최근 소자의 소형화와 반도체공정기술의 발달에 따라 한 개나 두 개정도로 적게 존재하게 되었는데, 이에 기인하여 전류 레벨이 두 개나 네 개로 갈라져서 나타나고 있다. 이 신호들은 산화막의 트랩이 체널에 존재하는 전자와의 상호작용으로 나타나는 것이므로 트랩에 대한 정보를 알려주는 매우 중요한 자료를 제공해주고 있다. 지금까지 대부분의 연구들은 보편적인 SRH 모델로서 이 신호를 이용하여 산화막에 존재하는 트랩에 대한 정보를 얻었다. 하지만, 나노 크기의 소자에서는 전하 효과가 더 이상 무시할 수가 없기 때문에 전자의 터널링 과정상에 이 효과가 고려 되어야 하고, 정확한 계산을 위해 포획 된 전하에 대해 판 전하가 아닌 실제 점 전하를 고려하여야 한다. 하지만 문제는 지금까지의 방법들이 판 전하로 근사를 하여 구했다는 것이다. 본 논문에서는 점 전하와 판 전하의 차이를 3 차원 시뮬레이션을 통해서 알아보고, 판 전하 근사의 오차를 알아보았다.

이를 계산하기 위해 본 논문에서는 3 차원 DG(Density Gradient)시뮬레이션을 시행하였다. 소자는 체널길이(L)와 폭(W)을 8nm 에서 100nm 까지 다양하게 알아보았고, T_{ox}는 1.7nm를 가지는 MOS 구조에 대해서 시행하였다. 시뮬레이션 상에서 점 전하는 DFT study 를 통하여 (3A)³ 의 볼륨을 가지는 전하로서 근사해서 나타내었다. 먼저, 본 시뮬레이션 결과의 일관성을 알아보기 위하여 기존에 사용하던 캐패시턴스를 추출해서 구한 방법과 본 논문에서 사용한 그 비를 이용한 방법의 비교를 해보았고 서로 결과가 잘 맞음을 알 수 있었다. 또한 시뮬레이션 파라미터인 메쉬의 크기에 대한 영향을 보았는데 이 역시도 2A 이하가 되면 어느 정도 수렴하는 값을 보임을 알 수가 있다. 그러므로 시뮬레이션의 결과치는 일관성을 가진다고 볼 수가 있다.

i

이제 시뮬레이션의 결과를 통해 점 전하와 판 전하 근사의 차이점을 보고, 판 근사의 정확도를 알아보았다. 트랩의 위치에 따라 에너지를 비교해 본 결과 서로 다른 결과를 나타냈고, 이를 기반으로 실제 논문의 데이터를 통하여 비교한 결과 두 전하의 결과는 트랩의 위치와 에너지에 큰 차이를 보임을 알 수가 있었다. 추가적으로 전하 구성의 중요성을 알기 위해 일정한 분포와 가우시안 분포를 가지는 전하에 대해서 결과를 보았는데, 각각의 결과는 많은 차이를 보여주었고 그를 통해서 전하의 퍼져있는 넓이가 큰 영향을 줌을 알 수가 있었다. 또한 소자 크기가 10nm 이하가 되면 소자의 크기 역시도 매우 중요한 영향을 주는 요소가 된다는 것을 알 수가 있었다.

정리하자면, 본 연구에서는 3 차원 시뮬레이션을 통해서 점 전하의 영향을 보았다. 그 결과 트랩특성을 파악할 때, 판 전하 근사를 사용하면 오차가 발생함을 알 수 있었다.

주요어 : RTN, 시간상수, 쿨롱 블로케이드효과, 3 차원 시뮬레이션, 트랩의 위치 및 에너지, 3 차원 전하 모형화, 판 전하 근사

학 번: 2010-23276

목	차	
---	---	--

초록	i
목차	iii
그림 목차	vi
제1장서론	1
1.1 논문의 배경과 목적	1
1.2 RTN(Random Telegraph Noise)에 대한 고찰	3
1.3 논문의 구성	6
제 2 장 RTN 에서의 전하 효과	7
2.1 쿨롱 블로케이드 효과	7
2.2 지배 방정식과 전하 에너지 추출	1 2
2.3 트랩된 전자의 구성	14
제 3 장 3 차원 시뮬레이션 결과	15
3.1 시뮬레이션 결과의 일관성과 양자효과	15
3.2 판 전하와 점전하의 쿨롱에너지 차이	18
3.3 실험 데이타를 통한 위치와 에너지 추출	19
3.4 소자의 크기에 따른 영향	2 0
3.5 트랩된 전하의 구성에 따른 영향	2 2
제 4 장 결론	24

참고문헌	2	5
ABSTRACT	2	8
감사의 글	3	1

표 목차

표 2.1	각 트랩별 capture 와 emission 시간의 모형화	1	1
표 3.2	시뮬레이션 조건	1	5
표 3.1	전하에 따른 각 트랩의 위치와 에너지	1	9

그림 목차

그림 1.1 2011 년 IRTS near-year road map1
그림 1.2 도식적인 단일 전자의 포획 및 방출에 의한 시간에 따른 드레인 전류 요동 2
그림 1.3 게이트 옥사이드에 있는 트랩이 체널의 전자를 포획과 방출하는 것의 실제 공간과 에너지밴드상의 움직임3
그림 1.4 반도체 소형화에 따른 체널 전자의 양자화
그림 1.5 (a) 트랩된 전자의 판 전하로의 근사, (b) 실제로 트랩된 전자의 모습
그림 2.1 MOS system에서 Trap으로 전자가 터널링 하는 것을 모형화한 회로도
그림 2.2 (a) oxygen vacancy 가 존재하고 트랩에 전자가 잡히지 않은 상태, (b) 트랩에 전자가 포획되어 있는 상태1 4
그림 3.1 전위에 대한 3 차원 DG 시뮬레이션 결과1 6
그림 3.2 기존의 방법과의 일관성 확인1 7
그림 3.5. 트랩을 판 전하와 점전하로 보았을 때 트랩특성의 차이1 8
그림 3.6 점전하의 경우 맞추어본 실험결과1 9
그림 3.1 동일한 위치(Zt=0.7nm)에 트랩이 존재할 때 소자의 크기에 따른 영향성 2 1
그림 3.2 (a) 점전하에 의한 전기력선의 소자 크기에 따른 영향 2 1
그림 3.3 트랩된 전하에 대한 다양한 다양한 분포 2 3

그림 3.4 트랩된 전하의 여러가지 분포에 따른 게이트 영상전하의 영향성......23

제1장서론

1.1 논문의 배경과 목적

속도향상과 집적도 향상을 위한 반도체 기술의 발달에 따라 소자의 크기가 나노 스케일로 극히 작아지게 되었고, 그림 1.1 과 같이 향후 10 년내에 10nm 영역까지 진입할 것으로 예측되고 있다[1]. 하지만, 스케일링에 의한 장점이면에는 저주파 잡음은 점점 커지는 양상을 보이고 있어, DRAM 이나 CIS image sensor 등 다양한 응용분야에 중요한 문제가 되고 있다[2-5].



그림 1.1 2011 년 IRTS near-year road map

그로 인해 저주파 잡음의 원인인 트랩에 대한 연구가 활발하게 진행되었다[5,6,7]. 최근 들어 극 미세 소자의 경우 트랩이 한 개나 두 개가 존재하게 되는데, 이들에게 전자가 포획 및 방출됨에 따라 드레인 전류의 시간에 따른 무작위한 변동이 나타나고 있다 (그림 1.2). RTN(random telegraph noise)이라 불리는 이 신호는 체널의 전자와 게이트 산화막의 트랩과의 상호작용을 보여주는 것이기 때문에, 트랩의 특성(위치와 에너지레벨)과 단일전하의 소자에 대한 영향성을 보여주는 중요한 정보를 제공해 준다 [5]. 그러므로, RTN 에 대한 정확한 분석은 잡음의 원인인 트랩을 파악하기 위해 매우 중요하다고 할 수 있다.



그림 1.2 도식적인 단일 전자의 포획 및 방출에 의한 시간에 따른 드레인 전류 요동

본 논문에서는 RTN 에 점 전하에 의한 3 차원 전하효과를 고려하여 정확한 트랩특성을 구하는 것을 목표로 하였다. 그 이유는 지금까지의 연구들이 판 전하근사를 통해서 전하효과를 고려하였고, 또한 점 전하의 효과는 소자가 소형화 됨에 따라 더 큰 차이를 나타낼 것이기 때문이다.

1.2 RTN(Random Telegraph Noise)에 대한 고찰

게이트 산화막에 존재하는 단일 트랩에 의한 전자의 포획과 방출로 나타난다고 알려져 있는 RTN 은 지난 수십 년간 많은 연구가 진행되어왔다 (그림 1.3)[5,6,7]. 대부분의 측정과 모형화에서는 이러한 무작위적인 상호작용을 SRH 모델 기반의 트랩레벨이 반도체와 평형을 이룬다는 가정을 사용하여 연구를 진행해왔고, 이는 실험결과를 잘 표현해왔다 (식 1.1)[2,4,5].



그림 1.3 게이트 옥사이드에 있는 트랩이 체널의 전자를 포획과 방출하는 것의 실제 공간과 에너지밴드상의 움직임.

$$\frac{\tau_c}{\tau_e} = e^{-(E_T - E_F)/kT} \tag{1.1}$$

하지만, 나노 크기의 소자에서는 다른 효과 (예를 들면 양자효과나 차지효과)들이 무시할 수 없는 크기이기 때문에 이러한 효과들의 영향을 고려하는 것에 대한 연구들이 진행되어 왔다 [6,7]. 양자효과(그림 1.4)가 영향을 미치는 이유는 소자가 작아지고 서브에 도핑이 높아지면서, 체널의 전자가 양자화되어 존재하므로 실질적인 반도체의 산화막의 두께가 두껍게 느껴지기 때문이다. 이전의 연구를 살펴보면 이 효과에 따라서, 트랩특성의 차이를 나타냄을 보이고 있다[6].



그림 1.4 반도체 소형화에 따른 체널 전자의 양자화

이번 논문에서 중점적으로 보고 있는 트랩 된 전자에 의한 전하효과는 쿨롱 블로케이드라 불리는 효과로 인해 나타나고 있다. 쿨롱 블로케이드 효과는 전하의 포획으로 인해 전체 자유에너지의 변화가 생기고, 그에 따른 전위장벽으로 전자와 트랩의 상호작용간에 영향을 미치는 것을 말한다 [7]. 기존의 연구에서는 이것에 대해서 그림 1.5(a) 와 같이 포획된 전하를 무한이 얇은 판 전하와 같이 생각을 해서 그 에너지를 추출해 내었다[8]. 하지만 실제의 상황에서는 전하는 점 전하(그림 1.5(b)) 이기 때문에 이번 연구에서는 그에 대한 정확한 연구를 진행하고, 판 근사와의 차이를 보았다.



그림 1.5 (a) 트랩된 전자의 판 전하로의 근사, (b) 실제로 트랩된 전자의 모습

1.3 논문의 구성

본 논문의 구성은 다음과 같다. 2 장에서 RTN 에서의 전하효과에 대한 배경과 사용된 시뮬레이션에 대한 설명을 작성하였다. 2.1 절에서는 쿨롱 블로케이드 에너지의 계산과 RTN 에 미치는 영향에 대해서 나타냈다. 2.2 절에서는 논문에서 사용된 시뮬레이션의 지배방정식과 경계조건 등에 대한 설명을 하였다. 2.3 절에서는 트랩된 전하의 모형화를 위해 oxygen vacancy 에 트랩된 전하를 DFT 를 통해서 알아보았다.

3 장에서는 시뮬레이션의 결과에 대해서 나타내었다. 3.1 절에서는 외부적인 파라미터인 메쉬에 의한 영향성을 보았고, 기존의 capacitance 를 이용한 방법과의 차이와 양자효과가 미치는 영향성도 확인해 보았다. 3.2 절은 기존의 판 전하를 가정해서 추출한 방법으로 트랩의 위치와 에너지를 구한 것과 점 전하를 통해서 구한 것의 비교를 해보았다. 3.3 절은 실험결과를 기반으로 점 전하를 고려한 경우의 트랩특성을 알아보고 판 전하 근사와의 차이를 확인했다. 3.4 절에서는 쿨롱블로케이드 효과의 소자 크기에 따른 영향성을 나타내었다. 마지막으로 3.5 절에서는 트랩 된 전하분포의 영향성을 보기 위해 여러가지 분포를 가지는 전하에 대한 결과치를 분석해보았다.

4장에서는 앞에서 연구한 내용을 기반으로 정리 및 결론을 도출하였다.

6

제 2 장 RTN 에서의 전하 효과

2.1 쿨롱 블로케이드 효과

캐패시터 전국 사이에 하나의 단위 전하의 터널링에 의해 유도되는 자유에너지의 변화로 인해 전위장벽이 생기는 것을 쿨롱블로케이드 효과라 한다. 이 효과는 전자 하나로 인해서 나타나는 효과이기 때문에 그 크기가 크지 않아 보통의 경우 열 잡음에 가려서 나타나지 않는다. 하지만 온도를 극저온으로 내리거나 실온의 경우 매우 작은 (수 나노) 크기의 캐패시터를 사용한다면 관찰 할 수가 있다 [15].

이번 연구에서는 체널의 전자가 게이트 산화막에 포획되는 상황에서 나타나는 쿨롱블로케이드 효과를 보고 있다. 이 경우에서는 트랩의 크기가 매우 작은 (수 나노미터) 크기의 케패시터 구조로 볼 수가 있어서 위의 조건을 만족하고, 기존의 논문의 실험결과를 보면 그 에너지가 대략 250mV 정도 크기가 나타난다고 보고되었다[7].

7



그림 2.1 MOS system 에서 Trap 으로 전자가 터널링 하는 것을 모형화한 회로도

MOS 구조에서 쿨롱블로케이드 에너지를 계산하기 위해서는 Helmholtz 자유에너지를 계산하여야 한다. 왜냐하면, RTN 이 일어나는 시스템은 open system 이기 때문이다. 그림 2.1 을 보면 MOS system 의 회로모형을 볼 수가 있다(아랫첨자가 1 인 것은 trap 에서 게이트방향, 2 인 것은 sub 방향을 이야기 한다). 계산은 아래와 같이 진행되었다[16].

총 에너지는 다음과 같이 나타낼 수가 있다.

$$F = E - W \tag{2.1}$$

(F는 총 자유에너지, E는 장치에 저장된 에너지 그리고 W는 전압원에 의해 한일이다.) 먼저 전자의 터널링에 의한 저장에너지의 변화를 계산해 본다. 초기상태, 즉 전자가 트랩에 들어가기 전의 상태의 에너지(E)를 구해보자.

$$V_G = V_1 + V_2 = \frac{Q_1}{C_1} + \frac{Q_2}{C_2}$$
(2.2)

로 나타낼 수가 있다. 그 후 단일 전자가 트랩으로 들어간 상황의 에너지(*E*')를 구하게 되면 다음과 같이 나타낼 수 있다.

그러므로 저장에너지의 변화(∆E)는

로 표현된다.

이제 전압원이 한 일을 알아보자. 맨 처음에는 전자가 터널링 되기 위해서는 전압원은 전자 하나를 공급하기 때문에 W=qV 로 생각이 될 수 있다. 하지만, 트랩된 전자에 의해서 영상전하가 생기게 되는데, 그에 따라 아래의 식(2.6)처럼 C₂에 생기는 전하량이 적어지게 된다.

$$Q_2 = \frac{C_2(C_1 V_G - e)}{C_1 + C_2}$$
(2.6)

즉, 캐패시터 2 에 생기는 전하의 양은

만큼 변화하게 된다.

그러므로 전압원은 그 만큼의 전하를 받기 때문에, 실질적으로

만큼의 전자를 공급한다는 것을 알 수 있다. 위의 결과들을 기반으로 전체 자유에너지의 변화는

$$\Delta F = \frac{-e^2}{2(C_1 + C_2)} + V_G \frac{C_1}{C_1 + C_2} \qquad (2.9)$$

로 로 표현할 수 있다. 오른쪽 첫 번째 항은 저장에너지 변화이고 두 번째 항은 전압원으로부터 한 일이다. 두 번째 항(전압원이 한일)의 에너지가 대부분을 차지하고 있기 때문에 본 논문에서는 그 크기를 계산하였다[8]. 위와 같이 트랩의 자유전자에 대한 포획과 방출에 따라 자유에너지의 변화를 유도해 보았고, 이제 trap 의 상태에 따라서 이 변화가 RTN 에 미치는 영향을 보도록 한다. 각각의 상황은 아래의 표와 같이 정리할 수가 있다[7]. 본 논문에서는 Acceptor like trap(0/-)에 대해서만 연구를 진행하였는데, 그 이유는 아래 표(1.1)에서 보듯 이 트랩의 경우에만 전하효과가 전자의 포획과 방출의 시간 비에 영향을 미치기 때문이다.

	Capture time (τ_c)	Emission time (τ_e)	(τ_c/τ_c)
Acceptor like trap	$\tau_c = \frac{1}{C_n N_C} \exp\left(\frac{E_C - E_{FD} + \Delta E}{k_B T}\right)$	$\tau_c = \frac{1}{C_n N_C} \exp\left(\frac{E_C - E_T}{k_B T}\right)$	$\frac{\tau_c}{\tau_e} = g \exp \left(\frac{E_T - E_{FD} + \Delta E}{k_B T} \right)$
Donor like trap	$\tau_c = \frac{1}{C_n N_C} \exp\left(\frac{E_C - E_{FD} - \Delta E}{k_B T}\right)$	$\tau_c = \frac{1}{C_n N_C} \exp\left(\frac{E_C - E_T - \Delta E}{k_B T}\right)$	$\frac{\tau_c}{\tau_e} = g \exp\left(\frac{E_T - E_{FD}}{k_B T}\right)$
표 2.1 각 트랩별 capture 와 emission 시간의 모형화			

2.2 지배 방정식과 전하 에너지 추출

본 논문에서는 synopsys 에서 제공하는 sentaurus tool 을 사용하였다[10]. 이 툴에서 사용한 지배 방정식은 다음과 같다.먼저 프아송 방정식,Eq(2.10), 을 풀이하여 전위를 추출하였다.

여기서 ψ는 전위, q는 전하, ε은 물질의 유전율, N_A은 억셉터 도핑농도, N_D는 도너 도핑농도, n 은 전자의 농도 그리고 p 는 홀의 농도이다.

경계조건은 다음과 같이 설정되었다. Electrode 에는 디리클레 경계 조건(Dirichlet boundary condition)을 사용하고 다른 경계면은 노이만 경계 조건(Neumann boundary condition)을 사용하였다.

양자효과를 고려해서 더욱 정확한 분석을 하기 위해서, Density-Gradient 모델을 사용하였다[11]. 왜냐하면, DG는 더 실제에 가까운 전자농도를 구할 수 있기 때문에 정확한 캐패시턴스를 구하는 것을 돕는다. 식은 아래와 같다.

$$n = N_C F_{1/2} \left(\frac{E_{F,n} - E_C - \alpha}{kT_n} \right) \qquad(2.11)$$

여기서 Nc 는 전도대의 분포함수, F_{1/2}는 페르미 적분, E_{F,n}는 전자의 페르미레벨, E_c는 전도대의 에너지, k 는 볼츠만 상수, T_n는 전자의 온도, γ는 맞춤 매개변수, m_n은 전자의 유효질량 그리고 n 은 전자의 농도이다.

쿨롱 블로케이드 에너지를 구하기 위해서는 앞의 식 (2.9) 에서 계산한 값을 추출하면 된다. 시뮬레이션에서는 그 것을 추출하기 위해서 아래와 같은 관계식을 이용하였다[12].

여기서 V_{trap}은 트랩위치의 전위이다.

2.3 트랩된 전자의 구성

트랩된 전자의 전하를 시뮬레이션에 적용시키기 위해서 기존의 DFT 를

통해서 구해진 것을 기반으로 모형화를 하였다[13,14]. RTN 의 원인이 되는 trap 은 대부분 oxygen vacancy 로 알려져 있어서, 그에 대한 결과를 그림 2.2 에 나타내었다. 그림 2.2(b)에 보듯 전자가 포획되면 실리콘 원자 사이에 꽉 차있는 형태로 나타나고 있는데, 본 연구에서는 그와 비슷하게 한 변이 3A 크기의 volume 을 가지는 전하로 모형화 하였다.





그림 2.2 (a) oxygen vacancy 가 존재하고 트랩에 전자가 잡히지 않은 상태, (b) 트랩에 전자가 포획되어 있는 상태.

제3장3차원시뮬레이션결과

3 장에서는 2 장에서 설명된 시뮬레이션 방법을 검증하고, 판 전하와 점 전하 결과에 대한 비교를 하였다. 또한, 소자 크기와 전하 구성에 따른 효과도 보았다.

3.1 시뮬레이션 결과의 일관성과 양자효과

다음과 같은 3 차원 시뮬레이션을 결과가 나타났다(그림 3.1). 이것은 전위에 대해서 나타낸 결과인데 전자의 트랩된 위치를 중심으로 전위가 크게 나타남을 알 수가 있다. 시뮬레이션 소자에 대한 정보는 표 3.2 에 나타냈다.

Simulation Condition

n⁺ poly-silicon doping = 1.3×10^{20} cm⁻³ Channel doping = 8×10^{17} cm⁻³ Gate oxide thickness = 1.7 nm Mesh=1A L=W=10nm Z_t (trap position) = 0 nm

표 3.1 시뮬레이션 조건.



그림 3.1 전위에 대한 3차원 DG 시뮬레이션 결과.

본 시뮬레이션의 결과의 타당성을 보기 위해서 기존에 각각의 캐패시턴스를 구해서 판 전하로 근사하여 사용한 방법[8]과 이번 시뮬레이션에서 사용한 방법과의 비교를 해보았다. 두 개의 결과는 양자효과를 고려하면 기존의 논문[8]에서 사용한 schrodingerpoisson 방법과 거의 비슷함을 알 수가 있다. 프아송만 푼 결과는 차이가 크지않게 나타나므로 양자효과가 크지는 않음을 알 수 있다. 또한, 시뮬레이션을 이용한 방법의 일관성을 보기 위해 시뮬레이션의 인위적인 요소인 메쉬(mesh)에 대한 영향성이 없음을 확인해 보았다 (그림 2.5). 메쉬가 작아질수록 점점 수렴해가는 것을 알 수가 있다.



그림 3.2 기존의 방법과의 일관성 확인



그림 3.3 동일한 위치(Zt=0.7nm)에 트랩이 존재할 때 메쉬크기에 따른 영향성.

3.2 판 전하와 점전하의 쿨롱에너지 차이

다음으로 판 전하의 경우와 점전하의 경우를 각각에 대해 트랩위치에 따라 에너지를 추출한 것을 비교해보았다. 그 결과 그림.3.5와 같이 판 전하의 경 우보다 점전하의 경우 더욱 적게 그 에너지를 예측함을 알 수가 있었고, 그 차이로 인해 트랩특성에 대한 것이 달라질 것이 예상된다.



그림 3.4 트랩을 판 전하와 점 전하로 보았을 때 트랩특성의 차이.

3.3 실험 데이타를 통한 위치와 에너지 추출.

기존의 실험결과[8]를 토대로 하여 판 전하로 가정해서 트랩특성을 파악한 것과 실제 점 전하로 값을 구한 것과의 차이를 확인해보았다(그림3.6). 그 결과 표.3.1 과 같이 위치와 에너지의 차이를 나타냄을 알 수가 있었다. 그러 므로 기존의 판 전하를 이용한 트랩의 특성추출은 오차를 나타낼 것임을 알 수가 있다.



그림 3.5 점전하의 경우 맞추어본 실험결과

	Deivce A	Device B
Sheet charge model	$Z_t = 0.7nm$ $E_T = 3.3eV$	$Z_t = 0.0nm$ $E_T = 3.4eV$
3D point charge model	$Z_t = 1.0nm$ $E_T = 3.3eV$	$Z_t = 0.0nm$ $E_T = 3.5eV$

표 3.2 전하에 따른 각 트랩의 위치와 에너지

3.4 소자의 크기에 따른 영향

전하의 크기를 앞(2.2절)의 결과를 바탕으로 한 변이 3A정도로 생각을 하 고 소자크기에 따른 차이를 보았다(소자의 다른 특성은 표 2.1 참고). 그 결 과 소자의 크기가 L=W=30nm 이상일 때는 거의 비슷한 값을 보이고 있고, L=W=10nm 이하가 되면 급격하게 많은 차이가 나타남을 알 수가 있다 (그 림3.1).

이러한 결과는 그림 3.2(a)와 (b)를 보면 잘 설명이 될 수가 있다. 점 전하 가 영향을 줄 수 있는 영역이 정해져 있는데, 소자가 넓을 때는 그 영역이 미 비해서 큰 차이를 주지 않지만, 점점 크기가 작아 짐에 따라 그 영향을 주는 넓이가 매우 커지기 때문에 큰 영향을 준다고 볼 수 있다. 이러한 결과는 기 존의 다른 논문에서 나타낸 결과와 비슷한 경향을 보인다 [12].



그림 3.6 동일한 위치(Zt=0.7nm)에 트랩이 존재할 때 소자의 크기에 따른 영향성.



그림 3.7 (a) 점전하에 의한 전기력선의 소자 크기에 따른 영향, (b) L=W=8nm인 경우에 소자 중심에 전자가 트랩된 경우 전위의 등고선

3.5 트랩된 전하의 구성에 따른 영향

앞의 DFT의 결과와 같이 실제 포획된 전하는 이상적인 점 전하의 형태를 하고 있지 않고, 3차원 공간에 분포하고 있다. 본 논문에서는 대략적인 크기 를 적용하여 값을 추출 하였기 때문에 전하의 분포가 미치는 영향을 알아보 았다. 전하는 그림 3.8과 같이 균일한 볼륨을 가지는 경우와 가우시안 분포 를 가지는 경우를 비교해서 알아보았다. 가우시안 분포를 가지는 경우는 표 준편차를 각각 1,1.5,2 A를 가지는 경우를 나누고 각각의 차이를 확인해 보 았다.

결과는 그림 3.9를 보듯 퍼져있는 정도는 결과에 매우 큰 영향을 줌을 알 수 가 있다(mesh의 크기: 1A). 그것은 캐패시턴스는 거리에 따라 많은 영향을 받기 때문이라고 할 수가 있다. 이러한 결과를 통해서 전하 구성에 대한 정확 한 모형화는 트랩특성파악에 매우 중요한 역할을 한다고 생각할 수가 있다.



그림 3.8 트랩된 전하에 대한 다양한 다양한 분포.



그림 3.9 트랩된 전하의 여러가지 분포에 따른 게이트 영상전하의 영향성.

제4장결론

본 논문에서는 3 차원 점 전하효과의 RTN 에 대한 영향을 연구하였다. 기존의 판 전하로 근사하여 연구를 진행한 것보다 더 정확한 결과를 얻고 근사의 오차를 보기 위하여, 3 차원 시뮬레이션을 통하여 결과를 도출했다. 전하를 시뮬레이션에 구현하기 위해 DFT study를 통해서 전하의 분포를 알아 보았고 그것을 적용해 시뮬레이션을 하였다. 먼저 시뮬레이션의 일관성에 대한 검증을 해보았고, 추가적으로 양자효과에 의한 영향을 확인했다.

판 전하 근사의 정당성을 보기 위해서 각 위치의 트랩에 따라서 정확한 점 전하와 비교를 해보았고, 에너지에 차이를 보임을 알 수가 있었다. 이를 기반으로 실험결과를 통해 점 전하의 경우 트랩의 위치와 에너지를 추출해보았다. 그 결과, 트랩의 위치와 에너지가 판 전하로 추출하는 것과 차이를 보임을 알 수가 있었다. 추가적으로 소자크기와 전하구성의 영향을 확인해 보았는데, 이 두 개의 요소들 역시 매우 큰 영향을 줌을 알 수 있다.

정리하면 점 전하의 결과와 판 전하 근사와의 비교를 통해 전하의 정확한 고려의 중요성을 알 수 있었다. 또한 점 전하라도 전하구성에 대한 영향도 크기 때문에 이에 대한 정확한 표현이 필요할 것이다. 마지막으로 소자의 크기가 10nm 이하의 영역에 가면 소자의 크기에 따른 영향도 크게 나타날 것으로 보이고 있다.

2 4

참고문헌

- The International Technology Roadmap for Semiconductors, http:// http://www.itrs.net.
- [2] H. M. Bu, Y. Shi, X. L. Yuan, et al., "Impact of the device scalling on the low frequency noise in n-MOSFET's," Appl. Phys. A, vol. 71, pp. 133– 136, 2000.
- [3] Jun-Myung Woo, Hong-Hyun Park, Sung-Min Hong, et al., "Statistical Noise Analysis of CMOS Image Sensors in Dark Condition," IEEE Transactions on Electron Devices, vol. 56, no. 11, November 2009
- [4] Otsuga, K. ; Kotabe, A. ; Kajiyama, S., et al.," Random Telegraph Signal in Flash Memory: Its Impact on Scaling of Multilevel Flash Memory Beyond the 90-nm Node," Solid-State Circuits, IEEE Journal of, vol. 42, Issue. 6,pp. 1362-1369, November 2009
- [5] K.K. Hung, P.K. Ko, Chenming Hu, et al., "Random Telegraph Noise of Deep-Submicrometer MOSFET's,"IEEE Electron device letters, vol.11,no.2,Feb. 1990.
- [6] Nuditha Vibhavie Amarasinghe, Zeynep C, elik-Butlera and Abdol Keshavarz," Extraction of oxide trap properties using temperature

dependence of random telegraph signals in submicron metal-oxidesemiconductor field-effect transistors," Journal of applied physics, vol.89, number.10, May,2001.

- [7] H. H. Mueller, D. Wörle, and M. Schulz., "Evaluation of the Coulomb energy for single electron interface trapping in subm metal-oxidesemiconductor fieldeffect transistors", J. Appl. Phys. 75 (6), 15 March 1994
- [8] Ming-Pei Lu and Ming-Jer Chen "Oxide-trap-enhanced Coulomb energy in a metal-oxide-semiconductor system" PHYSICAL REVIEW B 72, 235417 2005.
- [9] Hermann Grabert, Michel H. Devoret, Single Charge Tunneling:
 Coulomb Blockade Phenomena in Nanostructures, Springer, ISBN-10:
 0306442299 (1992)
- [10] Sentaurus TCAD Tools. Synopsys, 2011.
- [11] M. G. Ancona and H. F. Tiersten, "Macroscopic physics of the silicon inversion layer," Physical Review B, vol. 35, no. 15, pp. 7959–7965, 1987.
- [12] Cappelletti P. et al., Flash Memories, Kluwer Academic Publishers, Dordrecht, MA, ISBN 0-7923-487-3 (1999)
- [13] Peter E. Blochl, "First-principles calculations of defects in oxygendeficient silica exposed to hydrogen" Physical Review B 62 (10), 2000.
- [14] C.K. Baek, 3D Simulation Study of Fluctuation Phenomena in MOSFETI-V Characteristics Induced by a Single Trapped Charge in SiO2 Layer,

Ph. D. Dissertation, Department of Electrical Engineering, Seoul National University, August 2008.

- [15] H. Pothier, P. Lafarge, C. Urbina, D. Esteve and M. H. Devoret, Single-Electron Pump Based on Charging Effects, Europhysics Letter 17 249, 1992.
- [16] http://www.dstuns.iitm.ac.in/teaching-and- presentations/teaching/ undergraduate%20courses/vy305-molecular-architecture-and-evolutionof-functions/presentations/presentations-2007/seminar-2/P2.pdf

ABSTRACT

An Investigation of the 3D effect of trapped Charge in gate oxide on Random Telegraph Signal Noise

IL-O YOON DEPARTMENT OF ELECTRICAL ENGINEERING AND COMPUTERSCIENCE COLLEGE OF ENGINEERING SEOUL NATIONAL UNIVERSITY

As the device size is scaled down, a low-frequency noise of devices becomes one of the significant reliability issues. It is originated from the random process due to the carrier trapping and de-trapping by an oxide defect, this process shows two levels of drain current. The ratio of capture/emission time, which is a valuable source for studying interaction between a single electron in channel and the single oxide trap, gives information about the energy and position of the trap. This behavior was well explained by conventional Shockley-Read-Hall (SRH) model. However, in Nano scale device, the coulomb effect is not (no more) negligible anymore, so it should be included in capture process by applying the point charge instead of the sheet charge. But, the problem is that they approximated trapped single charge as a sheet charge. In this paper, we study different charge effect between point and sheet charge with 3D simulation, and then check the error induced by sheet charge approximation

We solve density gradient (DG) by using the 3D simulator for various size of L and W, from 8 to 100nm, and Tox=1.7nm NMOS device. The point charge is implemented as a volume charge, and the volume of this single charge is approximately $(3A)^3$ from DFT study. First of all, to check the validity of our simulation method, we plot a normalized gate image charge with respect to the gate voltage for both two models, for the case of a charge located in Si-SiO2 interface. They show similar value between DG solver and Poisson-Schrodinger solver. Moreover, we check simulation artifact like mesh dependence on the result. The results show that this method is not affected by this external factor.

To show the different effect on the coulomb blockade energy between point and sheet charge, we calculate the energy with various position of trap. From the result, sheet charge model expects more CG, because it is higher than point charge result. This discrepancy makes coulomb blockade energy difference in electron capture. Finally, through point charge result, we calculate the position and energy of the traps and compare with sheet charge case. We fit the line with the experimental data to extract trap position and energy. The energy and position are changed from sheet charge approximation. In addition, study of the electron distribution effect on the energy is conducted, we compare with Gaussian distribution and uniform distribution of charges. Gaussian with sigma 1A shows similar value to uniform 3A and other two are similar. So, we can think that the spreading length of charge is important factor. The size of device is also an influential factor under 10nm device, because the results show large derivation in the regime even a small change in the size.

To sum up, we have studied oxide trapped charge effect on a random telegraph noise through 3D simulation. From the results we can see that, if we use a sheet charge approximation, errors in trap position and energy will be introduced.

Keywords: random telegraph noise, time constant, coulomb blockade, 3D simulation, position and energy of trap, trapped charge modeling, plate charge approximation.

Student Number : 2010-23276

감사의 글

어느덧 석사학위를 마치는 시기가 되니 2009 년 10 월 처음 서울대학교를 방문했을 때가 생각납니다. 두근거리는 마음으로 셔틀버스를 타고 301 동을 올라오면서 참 많은 생각을 했습니다. 지금 생각해보면 그 두근거림의 절반은 새로움에 대한 호기심 이었고, 절반은 석사과정 입학시험을 보기 전 긴장감이었습니다. 안타깝게도 그 해의 입학은 잘 되지 않았지만 우여곡절 끝에 교수님과 선배님들의 배려로 한 학기를 연구생으로 지내면서 석사과정에 입학을 하였습니다. 이에 대해 박영준교수님과 백창기, 박수영, 최성욱 박사님들께 감사하게 생각하고 있습니다.

대학원 생활은 학부시절과는 다른 새로움에 연속이었습니다. 지금까지는 단순하게 지식을 습득하고 시험을 보는 생활이었지만, 이제부터는 나만의 연구를 통해서 새로운 것을 만들어 가는 과정이 추가되었습니다. 이러한 연구들과 더 배우고 싶었던 반도체에 대해서 더 깊이 알아가는 과정은 기대이상으로 즐거움을 주었습니다. 또한, 연구 과정간에 지도교수님에게 많이 혼났는데 지금 생각해보면 이 덕분에 더욱 깊이 생각하는 방법에 대해서 배울 수 있었습니다.

대학원에 와서 알게 된 인연들은 정말 감사하고 큰 의미로서 저에게 남은 것 같습니다. 입학 첫 학기 때부터, 동반자로서 같이 함께해준 허영준군과 이승만형은 그리고 생활과 연구에 있어서 많은 도움을 주신 우준명, 최성욱 학형들께 감사하게 생각하고 있습니다. 인생선배로서 좋은 이야기 많이

3 1

해주신 권혁제, 이석하, 전광선, 심경석, 김희중, 박상용, 정인태 그리고 권주성 형들께 공부뿐 만이 아닌 많은 것들을 배운 것 같습니다. 또 저의 물리전자연구실 생활에서 빼놓을 수 없는 동갑내기 친구 임재흥, 이호석에게도 저로 하여금 힘든 생활을 이겨낼 수 있게 도와주고, 즐거움을 주어서 정말 고맙게 생각하고 있습니다. 같이 생활한 이상우 군도 고맙고, 학업 외적인 문제들을 방해되지 않게 잘 도와주신 예진누나도 감사하게 생각합니다. 돌이켜 생각해보니 석사과정은 저에게 아쉬움과 미안함이 많이 남았습니다. 아쉬운 점은 연구와 공부에 대해 더 열심히 더 잘할 수 있었을 텐데 하는 것입니다. 그리고 가장 미안한 것은 주변 사람들에게 마무리를 잘 못한 점입니다. 많은 분들 덕분에 무사히 졸업하게 되었습니다. 많은 것을 배웠고, 많은 것을 얻어갑니다. 앞으로도 감사함을 알고, 본인 스스로도 정진해 나가는 삶을 살아가도록 노력하겠습니다. 감사합니다.

2012.06

301 동 1018 호 창가자리에서