CMOS RF 광대역 고효율 선형 전력증폭기 구조에 관한 연구

Abstract

본 논문은 광대역 전력 증폭기와 고효율 전력 증폭기의 설계에 관한 것이다. 많은 표준화 노력에도 불구하고 세계 각국에서 사용되는 통신방식은 통일되지 못하였고 사용하는 주파수 대역 또한 다르다. 오늘날 무선 이동 통신 기술이 WCDMA를 거쳐 LTE로 진화함에 따라, 고속의 데이터 전송을 위해 OFDM등과 같은 PAPR이 큰 변조 방식의 사용을 필요로 한다. 더불어, 단말기의 제작비용을 줄이고 사용시간을 늘리기 위해서는 높은 집적도와 전력 효율을 갖는 RF 송/수신 회로가 요구된다. 이와 같은 다중대역 다중모드를 지원하는 고효율의 단일 전력 증폭기 개발의 필요성이 증대되고 있다. 여기서는 CMOS공정의 낮은 항복전압을 트랜지스터를 쌓아 올리는stacked 구조를 이용하여 극복하였고, 나아가 고출력의 전력증폭기를 지향하였다. 이 논문에서는 기본적인 Class-F급 전력증폭기 이론을 기반으로 광대역에서 고출력 고효율을 지향하는Continuous class-F의 전력증폭기를 설계하기 위한 방식을 제시해본다. 다시 말해 Fundamental은 물론, 2, 3차 임피던스 컨트롤과 함께 전압 파형 엔지니어링을 통하여 구현 가능한 출력 매칭 네트워크를 제시해 보였고 이러한 방법은 높은 출력을 갖는 다양한 소자의 전력 증폭기에 적용이 가능하리라 여겨진다.