Design of all-digital PLL using adaptive loop gain controller

서울대학교 중앙도서관

S-Space 소개

My S-Space

로그인이 필요합니다.

S-Space

Publications

Detailed Information

Design of all-digital PLL using adaptive loop gain controller : 적응 루프 이득 조절기를 이용한 디지털 위상 동기화 루프의 설계

DC Field	Value	Language
dc.contributor.advisor	정덕균	-
dc.contributor.author	김덕수	-
dc.date.accessioned	2019-07-10T04:19:20Z	-
dc.date.available	2019-07-10T04:19:20Z	-
dc.date.issued	2011-02	-
dc.identifier.other	000000029038	-
dc.identifier.uri	https://hdl.handle.net/10371/159053	-
dc.identifier.uri	http://dcollection.snu.ac.kr:80/jsp/common/DcLoOrgPer.jsp?sItemId=000000029038	ko_KR
dc.description	학위논문 (박사)-- 서울대학교 대학원 : 전기. 컴퓨터공학부, 2011.2. 정덕균.	-
dc.format.extent	viii, 102, 2장	-
dc.language.iso	eng	-
dc.publisher	서울대학교 대학원	-
dc.subject	적응 이득 조절 (ALGC)	-
dc.subject	디지털 위상 동기화 루프 (ADPLL)	-
dc.subject	뱅뱅 위상-주파수 검출기 (BBPFD)	-
dc.subject	가위치법	-
dc.subject	부분 주파수 분할기	-
dc.subject	adaptive loop gain control	-
dc.subject	all-digital phase locked loop (ADPLL)	-
dc.subject	bang-bang phase and frequency detector (BBPFD)	-
dc.subject	false position method	-
dc.subject	fractional frequency divider	-
dc.title	Design of all-digital PLL using adaptive loop gain controller	-
dc.title.alternative	적응 루프 이득 조절기를 이용한 디지털 위상 동기화 루프의 설계	-
dc.type	Thesis	-
dc.type	Dissertation	-
dc.description.degree	Doctor	-
dc.contributor.affiliation	전기. 컴퓨터공학부	-
dc.date.awarded	2011-02	-

Appears in Collections:

Show Simple Item Record

Find it @ SNU

SNS Share