Publications
Detailed Information
Pipelined priority queue architecture with 2 stage priority bitmap for high-speed packet switches : 고속 패킷 스위치를 위하여 파이프라이닝과 2단계 우선순위 비트맵을 이용한 우선순위 큐
DC Field | Value | Language |
---|---|---|
dc.contributor.advisor | 정덕균 | - |
dc.contributor.author | 이철기 | - |
dc.date.accessioned | 2010-01-18T07:09:57Z | - |
dc.date.available | 2010-01-18T07:09:57Z | - |
dc.date.copyright | 2002. | - |
dc.date.issued | 2002 | - |
dc.identifier.uri | http://dcollection.snu.ac.kr:80/jsp/common/DcLoOrgPer.jsp?sItemId=000000062176 | eng |
dc.identifier.uri | https://hdl.handle.net/10371/36843 | - |
dc.description | Thesis (master`s)--서울대학교 대학원 :전기·컴퓨터공학부,2002. | en |
dc.format.extent | v, 41 leaves | en |
dc.language.iso | en | en |
dc.publisher | 서울대학교 대학원 | en |
dc.title | Pipelined priority queue architecture with 2 stage priority bitmap for high-speed packet switches | en |
dc.title.alternative | 고속 패킷 스위치를 위하여 파이프라이닝과 2단계 우선순위 비트맵을 이용한 우선순위 큐 | - |
dc.type | Thesis | - |
dc.contributor.department | 전기·컴퓨터공학부 | - |
dc.description.degree | Master | en |
- Appears in Collections:
- Files in This Item:
- There are no files associated with this item.
Item View & Download Count
Items in S-Space are protected by copyright, with all rights reserved, unless otherwise indicated.