3차원 집적회로에서의 열 전달 특성 분석 및 열 분산 효과를 높일 수 있는 구조 설계

Abstract

본 논문에서는 3차원 집적회로의 열 문제를 해결하기 위하여 Thermal management 구조를 제안하고 열 문제를 고려한 칩 디자인을 위한 가이드라인을 제시하는 것을 목적으로 하였다. 면적 10×10 mm2, 두께 50 μm인 3층 적층 실리콘 웨이퍼에 프로세서와 메모리 Layer가 형성되어 있는 구조를 목표로 설정하여 시뮬레이션을 통한 열 분석을 하였다. Thermal management를 위하여 열 분산기와 열 비아의 효과를 단층 실리콘 웨이퍼 구조에서 확인하였고, 이들 구조의 성능을 보완하기 위하여 열 통로를 추가로 제안하였다. 각각의 요소가 칩의 최대 온도에 미치는 영향을 파라미터에 따라 경향성을 파악하여 3차원 집적회로에 적용하였다. 열 분산기는 열 전도도가 1000 W/m-K인 CVD 다이아몬드라고 가정하였고, 두께에 따른 칩의 최대 온도의 경향성을 확인하였다. 열 통로는 쓰이지 않는 실리콘 웨이퍼의 백 사이드를 활용하여 열 저항을 낮추려는 목적으로 제안하였다. 열 비아는 100×100 μm2의 면적에 200 μm 간격으로 고정한 상태에서 칩 다이 상에서의 위치 및 비아의 수에 따른 온도 경향성을 확인하여 최적의 상태를 결정하였다. 열 통로는 열 전도도가 388 W/m-K인 구리가 채워진 것으로 가정하였으며, 두께와 폭 및 패턴 모양에 따른 칩의 온도 변화를 확인하였다. 제안된 Thermal management 구조에 의하여 3차원 집적회로의 최대 온도는 8.4℃까지 감소하였고 온도 분포가 균일해져 온도 기울기가 감소하였다.