다결정 실리콘 및 산화물 박막 트랜지스터를 이용한 능동 유기 발광 다이오드 화소 구동 회로 설계

Abstract

최근 차세대 평판 디스플레이로 각광받고 있는 능동형 유기 발광 다이오드 (AMOLED) 디스플레이는 명암비와 화면 응답속도, 시야각 및 색 재현력 측면에서 우수한 특성을 보이고 있다. 게다가 백라이트가 필요하지 않아 제품 두께를 더욱 얇게 만들 수 있으며, 특수 유리나 플라스틱을 이용해 구부리거나 휠 수 있는 디스플레이 기기도 제작할 수 있다. 때문에 대면적에서 고품질의 AMOLED 구동이 가능하기 위한 여러 연구 및 시도가 이루어지고 있다. AMOLED 디스플레이가 장시간 구동 가능하기 위해서는 유기발광다이오드 소자의 수명 및 안정성뿐만 아니라 구동회로의 안정성 및 정확성이 확보되어야 한다. 다결정 실리콘(poly-Si) 박막 트랜지스터(TFT)는 전류구동능력이 좋고 신뢰성이 우수하지만, 결정화 과정에서 uniformity가 좋지 않기 때문에 문턱 전압 산포가 존재하고, OLED는 전류구동소자로 전류 편차에 민감하기 때문에 AMOLED 에서 휘도 편차가 발생하지 않기 위해서는 문턱 전압 보상이 이루어져야 한다. 산화물 반도체는 밴드갭이 높아 투명하고 비정질 실리콘(a-Si) TFT에 비해 우수한 이동도를 지니지만 빛이 조사되거나 gate 전극에 전압이 인가될 경우 문턱전압 열화현상이 발생하기 때문에 gate 전극에 동일한 전압이 인가되어도 OLED의 휘도가 변하게 된다. 본 논문 에서는 AMOLED 디스플레이의 화질 향상을 위하여 low temperature poly-Si(LTPS) TFT의 불균일한 문턱전압을 보정할 수 있는 화소 회로를 연구하였다. 또한 제작한 IGZO TFT의 gate에 직류 및 교류 바이어스가 인가되었을 때 신뢰성을 분석하고 분석 결과를 토대로 AMOLED 디스플레이에 적용하기 위한 IGZO TFT 게이트 드라이버 및 화소 회로를 연구하였다. LTPS TFT를 이용한 화소 회로에서는 기존의 문턱 전압을 보상해주는 6TR-1C 구조에 비해 IR drop의 보상 능력이 우수한 6TR-1C 구조의 회로를 제안하였다. 기존의 회로에서는 OLED에 인가되는 전류가 VDD와 데이터 전압의 영향을 모두 받았던 것에 비하여 제안한 회로에서는 인가되는 전류가 오직 데이터 전압의 영향을 받기 때문에 IR drop을 방지할 수 있다. 기존의 회로에서는 전류구동 TFT가 다이오드로 동작할 때 양극에 데이터 전압이 연결되기 때문에 전류구동 TFT가 다이오드 동작을 보장하기 위해서는 음극의 전압을 낮추고 capacitor의 전하량을 초기화 해주기 위한 전압원이 필요하다. 제안한 회로에서는 다이오드 동작 시 양극에 VDD값이 연결되기 때문에 따로 직류 전압원이 없더라도 capacitor의 전하량을 초기화할 수 있다. 또한 제안한 회로에서 더 짧은 시간에 문턱 전압 보상이 이루어질 수 있도록 8TR-1C 구조의 회로를 제안하였다. 기존의 회로에서는 전류구동 TFT의 다이오드 연결을 통한 문턱 전압 보상 및 데이터 기입이 동시에 일어나기 때문에 충전이 빠르게 일어나지 않아 데이터 기입에 충분한 충전 시간을 필요로 했지만, 제안한 회로에서는 전류구동 TFT의 다이오드 동작이 데이터 기입 이전에 발생하도록 하여 데이터 기입 시 화소 충전이 더 빠르게 일어나도록 하였다. 제안한 회로에서는 데이터 전압과 VDD 전압의 차이가 적을수록 화소 충전시간이 기존의 회로에 비해 획기적으로 단축되는 것을 확인하였다. 기존의 회로에서는 전류구동 TFT 의 gate 전압이 목표치의 90%에 도달하는 데 11.21us가 필요한 반면, 제안한 회로에서는 8.21us가 필요한 것을 확인하였다. 짧은 시간 동안 문턱 전압을 보상할 경우 제안한 회로의 보상능력이 더 우수하기 때문에 고해상도 AMOLED 디스플레이에 적용 시 고화질 구동이 가능하다. In-Ga-Zinc Oxide(IGZO) TFT이용한 화소 회로를 설계하기 위해서는 IGZO TFT의 신뢰성이 고려되어야 한다. 다양한 구동 환경 내에서 IGZO TFT의 열화 특성을 관찰하기 위해서 gate에 직류 및 교류 바이어스가 인가되었을 때 문턱전압 및 기본특성의 변화를 관찰하였다. IGZO TFT는 양전압의 gate 바이어스가 인가되었을 때 문턱 전압이 양의 방향으로 이동하는 것을 확인하였다. 또한 동일한 시간 동안 직류 gate 바이어스가 인가되었을 때 교류 gate 바이어스가 인가되었을 때보다 문턱전압이 더 양의 방향으로 이동하는 것을 확인하였다. IGZO TFT의 신뢰성 분석 결과를 토대로 IGZO TFT를 이용한 게이트 드라이버 및 화소 회로를 설계하였다. 게이트 드라이버 회로 설계에서는 gate 바이어스에 의한 IGZO TFT의 열화를 줄일 수 있는 회로를 설계하였다. 기존의 8TR 게이트 드라이버 회로에서는 clock 신호에 의한 출력 전압의 fluctuation을 방지하기 위해 Qb node의 전압을 항상 높은 전압으로 유지하고 있기 때문에 Qb node에 gate가 연결된 박막 트랜지스터에 직류 바이어스가 인가되기 때문에 열화가 일어난다. 제안한 9TR 게이트 드라이버 회로에서는 Qb node 가 항상 높은 전압으로 유지되지 않고 교류로 동작하기 때문에 Qb node에 gate가 연결된 박막 트랜지스터에 교류 바이어스가 인가되기 때문에 기존의 회로에 비해 박막 트랜지스터의 열화가 적게 일어난다. 또한 6TR-2C 구조의 게이트 드라이버 회로를 제안하여 회로 내 모든 TFT에 gate 바이어스가 인가되지 않도록 하였고 이를 시뮬레이션을 통해 검증하였다. IGZO TFT를 이용한 화소 회로는 전류거울 방식으로 설계하였다. 전압 기입 방식임에도 전류거을 방식을 이용한 이유는 scan 구간 동안이 아닌 scan 구간과 Emission 구간 사이에 전압 기입이 일어나기 때문에 scan 구간이 매우 짧아도 데이터 기입에 문제가 없어 고해상도 구동이 가능하기 때문이다. 또한 IGZO TFT는 uniformity가 우수하기 때문에 인접한 TFT는 gate 바이어스에 의한 열화가 거의 비슷하게 일어난다고 가정할 경우 전류거울 구조를 통해 열화에 의한 문턱전압 변화를 보상할 수 있고 문턱전압이 5V 이동하여도 전류 편차가 15%이내로 발생하는 것을 시뮬레이션을 통해 검증하였다.