Publications
Detailed Information
전원 전압 잡음으로 유발된 지터의 확률적 분석 방법 : Stochastic Analysis of Power Supply Noise Induced Jitter
DC Field | Value | Language |
---|---|---|
dc.contributor.advisor | 김재하 | - |
dc.contributor.author | 김세원 | - |
dc.date.accessioned | 2021-11-30T02:26:07Z | - |
dc.date.available | 2021-11-30T02:26:07Z | - |
dc.date.issued | 2021-02 | - |
dc.identifier.other | 000000165387 | - |
dc.identifier.uri | https://hdl.handle.net/10371/175325 | - |
dc.identifier.uri | https://dcollection.snu.ac.kr/common/orgView/000000165387 | ko_KR |
dc.description | 학위논문 (석사) -- 서울대학교 대학원 : 공과대학 전기·정보공학부, 2021. 2. 김재하. | - |
dc.description.abstract | 공정이 미세화 됨에 따라 clock path의 전원 전압 잡음에 의한 지터는 매우 중요한 지표가 되었으며, 이 분석을 효율적으로 하기 위한 통계적인 방법들이 제시되었다. 하지만, 기존의 방법들은 회로 내 logic gates의 switching probability로부터 PSIJ를 직접 구한 것이 아니라, post-layout 시뮬레이션 등을 통해 얻은 전압 잡음 분석 결과를 필요로 하는 아쉬움이 있다. 이 논문은 입력 신호의 확률 분포로부터 지터를 직접 구하는 방법을 다루며, 입력 신호의 특정 확률 분포를 얻기 위해 gibbs sampling을 활용한다. 또한, 지터의 계산을 효율적으로 하기 위해 전체 조합 회로를 신호 경로(timing path)별로 나누고, 각 경로가 기여하는 지터를 따로 계산해 합치는 효율적인 연산 방법을 활용한다. 이를 통해 구한 지터의 전력 밀도 함수와 표본 표준 편차는 HSPICE의 시뮬레이션 결과와 유사함을 보였으며, 수행 시간은 44-80배 감축되었다. | - |
dc.description.abstract | For the stochastic PSIJ analysis of clock path, an approximate way is required to obtain multivariate joint distribution, which is the switching probability of logic gates sharing the power grid and the resulting PSIJ without simulation including the entire PDN circuit model. Assuming that the activity of digital circuit has a steady-state probability, the activity and resulting PSIJ can be approximated with samples from Gibbs sampling method. The estimated standard deviation of the period PSIJ on 4 practical examples showed a high correlation with the one obtained Monte Carlo simulation method with a reduced runtime by 44-80 times. | - |
dc.description.tableofcontents | 제1장 . 서론 1
제1절 연구의 배경 1 제2절 논문의 기여 및 구성 3 제2장 . 배경 이론 4 제1절 전원 전압 잡음 4 제2절 전원 전압 잡음에 의한 지터 5 제3절 중, 고대역 잡음에 의한 지터 분석 7 제4절 디지털 회로 내 신호의 확률 분석 방법 9 제3장 . 제안하는 방법 및 구현 11 제1절 TIMING PATH ANALYSIS 13 제1항 Timing Path 분석 방법 13 제2절 INPUT-VECTOR SAMPLING 15 제1항 디지털 확률 신호에 대한 가정 15 제2항 Gibbs Sampling의 설명 16 제3항 표본의 확률 수렴 확인 방법 16 제4항 Gibbs Sampling의 적용 18 제5항 조건부 확률 계산 방법 18 제3절 CURRENT PROFILING 21 제1항 시뮬레이션을 이용한 전류 추출 21 제2항 추출한 전류의 전력 밀도 함수 21 제4절 PDN TF EXTRACTION 24 제5절 PSIJ PSD CALCULATION 26 제1항 시간 영역에서의 전달함수 26 제2항 주파수 영역에서의 전달함수 26 제4장 . 실험 결과 28 제1절 적용한 예제 28 제2절 표본의 수렴 결과 30 제3절 SWITCHING 확률에 따른 표준편차 분석 결과 31 제4절 PSD 분석 결과 32 제5절 PDN 보완 실험 34 제5장 . 결론 35 | - |
dc.format.extent | iii, 38 | - |
dc.language.iso | kor | - |
dc.publisher | 서울대학교 대학원 | - |
dc.subject | 전원 전압 잡음 | - |
dc.subject | 지터 | - |
dc.subject | 전력 배분량 | - |
dc.subject | 디지털 회로 | - |
dc.subject | 통계적 분석 | - |
dc.subject | 깁스 샘플링 | - |
dc.subject | power supply noise | - |
dc.subject | jitter | - |
dc.subject | power distribution network | - |
dc.subject | digital circuit | - |
dc.subject | stochastic analysis | - |
dc.subject | gibbs sampling | - |
dc.subject.ddc | 621.3 | - |
dc.title | 전원 전압 잡음으로 유발된 지터의 확률적 분석 방법 | - |
dc.title.alternative | Stochastic Analysis of Power Supply Noise Induced Jitter | - |
dc.type | Thesis | - |
dc.type | Dissertation | - |
dc.contributor.AlternativeAuthor | KIM Sewon | - |
dc.contributor.department | 공과대학 전기·정보공학부 | - |
dc.description.degree | Master | - |
dc.date.awarded | 2021-02 | - |
dc.identifier.uci | I804:11032-000000165387 | - |
dc.identifier.holdings | 000000000044▲000000000050▲000000165387▲ | - |
- Appears in Collections:
- Files in This Item:
Item View & Download Count
Items in S-Space are protected by copyright, with all rights reserved, unless otherwise indicated.