Publications
Detailed Information
온 칩 버스 구조와 메모리 할당에 대한 효율적인 설계 공간 탐색 : Efficient exploration of on-chip bus architectures and memory allocation
Cited 0 time in
Web of Science
Cited 0 time in Scopus
- Authors
- Issue Date
- 2005-02
- Citation
- 정보과학회논문지 : 시스템 및 이론, 제32권 제1.2호, pp. 55-67, 2005
- Abstract
- 시스템 수준 설계에서 계산 부분과 통신 부분의 분리는 프로세서의 선택이나
기능 블록의 프로세서에 대한 할당 결과에 관계없이 설계자로 하여금 독립적인 통신
구조의 설계 공간 탐색을 가능하게 해준다. 본 논문은 버스 기반의 온 칩 통신
구조와 메모리 할당의 최적화를 위한 2 단계 설계 공간 탐색 방법을 제안한다. 제안된
설계 공간 탐색 방법은 정적 성능 예측 방법을 사용하여 통신 구조에 대한 방대한
설계 공간을 빠르고 효과적으로 줄인다. 이렇게 축소된 통신 구조들의 설계 공간에
대해서는 정확한 성능 예측을 위하여 프로세서들의 메모리 트레이스를 이용한
트레이스 기반 시뮬레이션을 적용한다. 프로세서들의 동시적인 접근에 의한 버스의
충돌은 프로세서간 공유 메모리뿐 아니라 프로세서의 로컬 메모리에서도 기인하므로
메모리 할당 또한 중요하게 다루어져야 하는 부분이다. 제안된 설계 공간 탐색
방법의 효율성은 4-채널 DVR 과 OFDM DVB-T 용 수신기 내부의 이퀄라이저
부분을 이용하여 검증하였다.
- ISSN
- 1229-683X
- Language
- Korean
- Files in This Item:
Item View & Download Count
Items in S-Space are protected by copyright, with all rights reserved, unless otherwise indicated.