SHERP

가상 동기화 기법을 이용한 SystemC 통합시뮬레이션의 병렬 수행
Parallel SystemC Cosimulation using Virtual Synchronization

Cited 0 time in webofscience Cited 0 time in scopus
Authors
이영민; 권성남; 하순회
Issue Date
2006-12
Publisher
한국정보과학회 = Korean Institute of Information Scientists and Engineers
Citation
정보과학회논문지 : 시스템 및 이론 제33권 제11.12호, pp. 867-879, 2006
Keywords
하드웨어/소프트웨어 통합시뮬레이션가상동기화 기법병렬 시뮬레이션MPSoCSystemC
Abstract
이 논문에서는 여러 개의 소프트웨어 혹은 하드웨어 컴포넌트가 존재하는 MPSoC(Multiprocessor-
System-on-a-chip) 아키텍처를 빠르면서도 정확하게 통합시뮬레이션 하는 내용을 다룬다. 복잡한 시스템
을 설계하기 위해서 MPSoC 아키텍처가 점점 일반화되고 있는데, 이러한 아키텍처를 통합시뮬레이션 할
때는 시뮬레이터의 개수가 증가하고 그에 따라 시뮬레이터들 간의 시간 동기화 비용도 증가하므로 전체적
인 통합시뮬레이션 성능이 감소된다. 최근의 통합시뮬레이션 연구들에 의해서 등장한 SystemC 통합시뮬
레이션 환경이 빠른 성능을 보이고 있으나, 시뮬레이터의 개수가 증가할수록 성능은 반비례한다. 본 논문
에서는 효율적인 시간동기를 통해 통합시뮬레이션의 성능을 증가시키는 기법인 가상동기화 기법을 확장하
여, (1) SystemC 커널을 수정하지 않고도 가상 동기화 기법을 적용한 SystemC 통합시뮬레이션을 수행할
수 있고, (2) 병렬적으로 가상동기화 기법을 수행할 수 있게 하였다. 이를 통해 SystemC 통합시뮬레이션
의 병렬적인 수행이 가능해졌는데, 널리 알려진 상용 SystemC 통합시뮬레이션 도구인 MaxSim과 비교하
였을 때, H.263 디코더 예제의 경우 11배 이상의 성능 증가를 얻었고 정확도는 5% 이내로 유지되었다.
ISSN
1229-683X
Language
Korean
URI
http://uci.or.kr/G300-j1229683X.v33n1112p867

http://hdl.handle.net/10371/8011
Files in This Item:
Appears in Collections:
College of Engineering/Engineering Practice School (공과대학/대학원)Dept. of Computer Science and Engineering (컴퓨터공학부)Journal Papers (저널논문_컴퓨터공학부)
  • mendeley

Items in S-Space are protected by copyright, with all rights reserved, unless otherwise indicated.

Browse