Publications

Detailed Information

Density-of-States and Stability Analysis of Solution-Processed InGaZnO TFTs with Consideration of Back Channel Surface Potential and Debye Length : 용액 공정 인듐갈륨징크 산화물 박막트랜지스터의 뒷 채널 전위 및 드바이 길이를 고려한 결함구조밀도와 신뢰성에 대한 연구

Cited 0 time in Web of Science Cited 0 time in Scopus
Authors

임화림

Advisor
홍용택
Major
공과대학 전기·컴퓨터공학부
Issue Date
2016-02
Publisher
서울대학교 대학원
Keywords
thin film transistoroxide semiconductordensity of statesgate bias stresssolution process
Description
학위논문 (박사)-- 서울대학교 대학원 : 전기·컴퓨터공학부, 2016. 2. 홍용택.
Abstract
차세대 디스플레이 응용의 핵심 소자로 비정질 산화물 반도체 박막 트랜지스터에 대한 관심이 높아지고 있다. 특히 비정질 인듐갈륨징크 산화물 반도체는 전하 이동도와 같은 전기적 특성, 균일도, 그리고 공정 온도 등에서 한계에 있는 기존의 실리콘 기반 박막트랜지스터를 대체할 수 있을 것으로 기대되고 있다. 이와 더불어 공정 비용 감소를 위해 용액 공정 기반의 인듐갈륨징크 산화물 반도체 박막 트랜지스터에 대한 연구도 많이 이루어지고 있다. 하지만 보다 많은 응용을 위해서는 용액 공정 기반 인듐갈륨징크 산화물 박막트랜지스터의 물리적인 성질에 대한 연구가 필요한 상황이다. 또한 뒷 채널 영역의 소자 특성에 대한 영향은 인듐갈륨징크 산화물 반도체 박막트랜지스터의 분석에서 간과되어 왔으나, 채널 특성이 뒷 채널 영역 특성의 영향을 받을 정도로 반도체 층이 얇을 때에는 뒷 채널 영역의 영향을 무시할 수 없게 된다. 일반적으로 용액 공정 인듐갈륨징크 산화물 반도체 박막트랜지스터의 경우 10~20 nm의 매우 얇은 반도체 층을 갖기 때문에 소자를 분석할 때에 뒷 채널 표면의 영향은 고려되어야 한다. 본 학위 논문에서는 용액 공정 인듐갈륨징크 산화물 박막트랜지스터의 결함구조밀도와 같은 소자 물리적 특성과 정전압 스트레스에서의 신뢰성을 뒷 채널 표면 전위와 드바이 길이를 고려하여 연구 하였다.
먼저, 용액 공정 인듐갈륨징크 산화물 박막트랜지스터의 결함구조밀도를 추출하는 방법에 대해 연구하였다. 기존에 발표된 결함구조밀도 추출 방법들은 뒷 채널 표면 전위를 0으로 가정하였다. 이는 인가되는 게이트 전압의 영향을 충분히 차폐할 수 있을 정도로 반도체 층이 두꺼울 때에는 적절한 가정이다. 하지만 반도체 층이 드바이 길이보다 얇은 경우에는 뒷 채널 표면 전위가 게이트 전압에 의해 영향을 받을 수 있다. 용액 공정 기반 인듐갈륨징크 산화물 박막 트랜지스터의 경우 약 10 nm 정도의 매우 얇은 반도체 층으로 인해 뒷 채널의 표면 전위가 게이트 전압에 의해 영향을 받을 수 있기 때문에 이러한 가정은 수정이 필요하다. 따라서 뒷 채널 표면 전위를 0으로 가정하고 있는 기존의 추출 방법들은 정확한 결함구조밀도 추출을 위해 뒷 채널의 표면 전위를 고려하여 수정될 필요가 있다. 게이트 전압에 따른 뒷 채널 표면 전위의 변화는 스캐닝 켈빈 프로브 마이크로스코피로 측정 하였으며 기존의 필드 이펙트 방법을 수정하는 데에 사용 될 수 있도록 모델링 하였다. 뒷 채널 표면 전위를 고려하여 새롭게 수정된 필드 이펙트 방법은 기존의 방법에 비해 측정된 활성화 에너지 데이터와 더 일치하는 결과를 보여주었다. 기존의 추출 방법에서는 결함구조밀도가 실제보다 작은 수준으로 추출되는 반면, 수정된 필드 이펙트 방법 통해 더욱 정확히 용액 공정 기반 인듐갈륨징크 산화물 박막 트랜지스터의 결함구조밀도를 얻을 수 있었다.
개발한 결함구조밀도 추출 모델을 이용하여, 어닐링 온도, 조성 비율, 그리고 인듐갈륨징크 산화물 반도체 층의 두께 등 공정 및 소자 파라미터가 결함구조밀도에 미치는 영향에 대해 연구하였다. 다양한 공정 파라미터에 의한 소자의 전기적 특성 변화에 대해 재료적인 관점에서의 분석은 이루어졌지만, 이를 결함구조밀도와 같은 전기적으로 모델링을 하고 분석하는 것에 대한 연구는 아직 이루어지지 않은 상황이다. 이러한 파라미터들의 변화에 의한 소자의 동작을 정확히 분석하고 예측하기 위해서는 결함구조밀도의 변화 등을 전기적으로 모델링 할 필요가 있다. 어닐링 온도와 조성 비율이 변화함에 따라 결함구조밀도의 상대적으로 딥 레벨에 위치하는 스테이트와 테일 스테이트가 변화하였으며, 엑스선 광전자 분광법 결과와 비교를 통해 상대적으로 딥 레벨에 위치하는 스테이트는 산소 공핍 결합과, 테일 스테이트는 잔여 수산화물 결합과 각각 관련이 있다는 것을 알 수 있었다. 또한 다양한 두께의 반도체 층을 갖는 용액 공정 기반 인듐갈륨징크 산화물 박막트랜지스터의 결함구조밀도를 분석, 비교함으로써 핀홀과 같은 물리적 결함과 불규칙성이 테일 스테이트에 영향을 준다는 것을 알 수 있었다. 이러한 분석을 바탕으로 용액 공정 기반 인듐갈륨징크 산화물 반도체 박막 트랜지스터의 반도체 층 결함의 원인을 나타내는 결함구조밀도 맵을 얻을 수 있었다.
마지막으로, 정전압 스트레스에서의 용액 공정 인듐갈륨징크 산화물 박막트랜지스터의 신뢰성에 대해 연구하였다. 양의 게이트 전압 스트레스에서 문턱 전압은 양의 방향으로 이동하였으며, 진공 증착 기반 인듐갈륨징크 산화물 박막트랜지스터와 비슷한 양상을 보였다. 그러나 음의 전압 스트레스에서는 진공 증착 기반 인듐갈륨징크 산화물 박막트랜지스터와 달리 문턱 전압은 스트레스 시간에 따라 선형적으로 변화하였다. 이러한 열화 현상을 분석하기 위하여, 다른 반도체 층 두께와 드바이 길이를 갖는 소자의 신뢰성 측정, 그리고 흡착된 양 전하 물질이 소자의 전기적 특성에 미치는 영향에 대한 2차원 컴퓨터 시뮬레이션을 수행하였다. 그 결과, 음의 게이트 전압 스트레스에서 문턱전압이 선형적으로 이동하는 열화 현상은 공기 중의 양의 전하를 띄는 물질이 뒷 채널 영역에 흡착하는 것에 의한 것이라는 것을 확인 할 수 있었다.
Amorphous metal oxide-based thin film transistors (TFTs) have attracted much attention as a most promising candidate for next generation electronic applications. Especially, amorphous indium gallium zinc oxide (IGZO) TFTs are expected to replace conventional silicon-based TFTs which encounter the limitation of electrical properties such as field-effect mobility, uniformity, and process temperature. In addition, there have been many efforts to fabricate IGZO TFTs using solution process to reduce process cost. However, device physics of solution-processed IGZO TFTs still needs to be investigated for further application. Furthermore, the effect of back channel surface region has been neglected in the analysis of IGZO TFTs. However, the back channel surface effect cannot be ignored when IGZO active layer is very thin, so that channel properties are affected by back channel surface. Therefore, the back channel surface effect needs to be considered in the analysis of solution-processed IGZO TFTs because solution-processed IGZO TFTs generally have very thin active layer, approximately 10~20 nm. In this thesis, device physical properties such as density-of-states (DOS) and reliability under bias stress of solution-processed IGZO TFTs are investigated with consideration of back channel surface potential and Debye length.
First, the extraction model is developed to extract accurate DOS of solution-processed IGZO TFTs. In most previously reported DOS extraction methods, back channel surface potential (ΦB) was assumed to be zero. This assumption is appropriate when active layer is sufficiently thick to screen the effect of the applied gate voltage (VGS) on ΦB. On the contrary, ΦB is affected by VGS when active layer is thinner than Debye length. The assumption needs to be modified in the case of solution-processed IGZO TFTs, whose active layer is approximately 10 nm. Therefore, previously reported extraction method, which assumed zero potential at back channel surface, needs to be modified with consideration of ΦB for accurate DOS extraction. The variation of ΦB with VGS was measured by scanning Kelvin probe microscopy (SKPM) and modeled to be used for modification of conventional field-effect method. The modified field-effect method considering ΦB exhibited more consistent activation energy (Ea) extraction result with the measured data than conventional one. Accurate DOS of solution-processed IGZO TFTs was extracted with considering ΦB while conventional one underestimated the defect DOS.
Second, the effect of process and device parameters on DOS was investigated with varying annealing temperature (Ta), metallic composition ratio or IGZO active layer thickness (tactive). The DOS of each device was extracted by the developed model. The electrical characteristics variation along with various process parameters has been analyzed in the aspect of material chemistry. However, the effect of those parameters on the electrical model such as DOS has not been studied yet. The electrical modeling such as DOS variation is required to simulate device operation accurately as process parameters change. As Ta and metallic composition ratio changed, the relatively deep and tail states of DOS were changed. By comparing the extracted DOS with x-ray photoelectron spectroscopy (XPS) results, it is found that relatively deep and tail states are related to oxygen vacancy and residual hydroxide in solution-processed IGZO film, respectively. It was also found that physical defects, such as pin-holes, and disorder affected tail states from the extracted DOS analysis of solution-processed IGZO TFTs with various tactive. From the DOS analysis, DOS map of solution-processed IGZO TFTs, which shows origins of relatively deep and tail states, is developed.
Finally, the stability of solution-processed IGZO TFTs under constant gate bias stress is investigated. Under positive gate bias stress, the transfer characteristics of solution-processed IGZO TFTs were positively shifted and showed similar behavior compared to vacuum-processed IGZO TFTs. However, different behavior of threshold voltage shift (ΔVth) was observed under negative gate bias stress. The time evolution of ΔVth followed linear function. In order to analyze the reliability under negative gate bias stress, the stability of devices with different tactive and Debye length of IGZO layer was measured and the effect of adsorbed charged species on the electrical characteristics was simulated by 2-dimensional technology computer-aided design simulation. As a result, it is found that linear shift of Vth under negative gate bias stress is attributed to the adsorption of positively charged species on back channel surface region.
Language
English
URI
https://hdl.handle.net/10371/119185
Files in This Item:
Appears in Collections:

Altmetrics

Item View & Download Count

  • mendeley

Items in S-Space are protected by copyright, with all rights reserved, unless otherwise indicated.

Share