Browse

DRAM 호스트 인터페이스 기반 고성능 스토리지의 설계와 구현 : Design and Implementation of A High Performance Storage Leveraging the DRAM Host Interface

Cited 0 time in Web of Science Cited 0 time in Scopus
Authors
서성용
Advisor
민상렬
Major
공과대학 전기·컴퓨터공학부
Issue Date
2016-08
Publisher
서울대학교 대학원
Keywords
모바일 스토리지DRAM 인터페이스 스토리지NVDIMM
Description
학위논문 (박사)-- 서울대학교 대학원 : 전기·컴퓨터공학부, 2016. 8. 민상렬.
Abstract
스토리지는 중앙처리장치, 메인 메모리 등과 함께 컴퓨터 시스템의 성능을 결정하는 주요 요소이다. 컴퓨터 시스템이 처리해야 할 데이터의 양이 지속적으로 증가함에 따라 이를 효과적으로 처리할 수 있는 고성능 컴퓨터 시스템이 요구되고 있다. 이러한 고성능 컴퓨터 시스템을 구성하기 위해서는 고성능 스토리지가 필수적인데, NAND 플래시 메모리를 저장 매체로 사용함에 따라 스토리지의 성능은 비약적으로 발전하면서 고성능 스토리지에 대한 요구를 충족시킬 수 있었다.
스토리지는 스토리지 인터페이스를 통해 호스트 시스템과 연결된다. 스토리지 인터페이스는 호스트 시스템이 스토리지의 성능을 최대로 활용할 수 있도록 스토리지와 함께 발전해왔다. 향후에도 스토리지의 성능 향상에 따라 스토리지 인터페이스 또한 계속해서 변경되고 발전될 것이다. 특히 NAND 플래시 메모리의 급격한 발전과 PRAM, ReRAM 등의 고성능 차세대 메모리의 등장은 스토리지 인터페이스의 발전을 더욱 가속화 할 것으로 예상된다.
한편 컴퓨터 시스템에는 주로 메인 메모리로 사용되는 DRAM을 위한 인터페이스도 존재한다. 메인 메모리의 대역폭과 레이턴시는 전체 컴퓨터 시스템의 성능에 직접적인 영향을 미치므로, DRAM 인터페이스는 스토리지 인터페이스를 포함한 다른 인터페이스에 비해 항상 고성능의 대역폭과 레이턴시를 제공해왔다. 이러한 고성능 DRAM 인터페이스를 스토리지 인터페이스로 활용할 수 있다면 기존의 스토리지 인터페이스에 비해 고속의 인터페이스를 확보할 수 있으며 별도의 스토리지 인터페이스를 개발할 필요가 없다. 그러나 스토리지 인터페이스와 DRAM 인터페이스는 사용하는 매체의 특성에 따라서 상호호환성 없이 발전해왔기 때문에 현재의 스토리지를 그대로 DRAM 인터페이스에 연결하여 사용하는 것은 불가능하다.
이 논문에서는 고속의 DRAM 인터페이스를 스토리지 인터페이스의 물리 계층으로 활용하는 스토리지 아키텍쳐를 설계, 구현, 평가함으로써 제안된 아키텍쳐의 타당성을 증명한다. 제안된 스토리지 아키텍쳐는 기존의 DRAM 인터페이스를 스토리지 인터페이스의 물리 계층으로 활용하기 위해서 DRAM과 동일한 동작 특성을 갖는 작은 크기의 공유 메모리 버퍼를 사용한다. 이 공유 메모리 버퍼는 스토리지에 의해 제공되며 호스트 시스템의 메모리 주소 공간에 매핑된다. DRAM 프로토콜 자체로는 제안된 스토리지 장치를 동작시킬 수 없기 때문에 제안된 스토리지 인터페이스를 기반으로 동작하는 소프트웨어 수준의 신규 스토리지 프로토콜을 정의한다. 제안된 프로토콜을 기반으로 DRAM (LPDDR3) 호스트 인터페이스를 사용하는 스토리지, 호스트 시스템을 설계하고 구현한다.
최종적으로 제안한 스토리지와 호스트 시스템을 결합하여 완전한 Android 시스템을 구성함으로써 본 연구의 타당성을 검증한다. 먼저 구현된 스토리지에 대한 정량적 평가를 통해 신규 스토리지 프로토콜이 매우 낮은 오버헤드를 갖고 있으며 제안된 스토리지가 최신의 UFS 2.0 스토리지와 비교될만한 성능을 확보했음을 보인다. 또한 제안된 스토리지에 대한 정성적 평가를 통해 해당 스토리지를 효과적으로 활용하기 위해 필요한 개선점에 대해 살펴본다
Storage is a key factor that determines the overall performance of a computer system. In the era of big data, the demand for high performance computer systems has been ever increasing. High performance storage is also needed in order to construct a high performance computer system. The performance of a storage has increased dramatically with the adoption of NAND fash memory.
A storage is connected with a host system via a storage interface. The storage interface has evolved in order to fully exploit the performance of a storage. Its performance will evolve as storage advances. However, we already have faster interface in current computer system: the DRAM interface. It provides up to 25.6 GB/s in case of latest DDR4 specifcation. Since the protocols for storage and DRAM are not compatible, we cannot exploit the DRAM interface as a storage interface as is.
In this work, a new storage protocol is proposed in order to turn the DRAM interface to a storage interface. It runs on top of the DRAM interface. This protocol builds on a small host interface buffer structure mapped to the host systems memory space. Given the protocol, a design of storage controller and frmware is proposed. The storage controller natively supports the DRAM (LPDDR3) interface. Also a new host platform including both hardware and software is proposed for the proposed storage since the storage cannot be connected with conventional computer systems.
Finally the feasibility of this work is proved by constructing a full Android system running on the developed storage and platform. Evaluation result shows that the proposed storage architecture has very low protocol handling overheads and compares favorably to a latest commercial UFS 2.0 storage.
Language
Korean
URI
https://hdl.handle.net/10371/119234
Files in This Item:
Appears in Collections:
College of Engineering/Engineering Practice School (공과대학/대학원)Dept. of Electrical and Computer Engineering (전기·정보공학부)Theses (Ph.D. / Sc.D._전기·정보공학부)
  • mendeley

Items in S-Space are protected by copyright, with all rights reserved, unless otherwise indicated.

Browse