Surface Roughness를 고려한 MOS Oxide 신뢰성과 Electron 이동도의 통합 모델

Abstract

본 연구에서는 얇은 게이트 옥사이드(Oxide, SiO2)를 가지는 MOS구조에서 전극(Anode and Cathode)과 게이트 옥사이드 경계면의 표면 거칠기(Surface Roughness, SR)가 신뢰성의 중요 지표인 TDDB(Time Dependent Dielectric Breakdown)에 미치는 영향을, percolation 모델과 cell based analytical TDDB 모델을 바탕으로, 옥사이드내 트랩(trap) 생성에 대한 thermochemical 모델을 적용 하여 해석 하였다. TDDB를 이해하는데 널리 알려진 모델인 percolation 모델은 두 전극 사이에 stress 상태에 놓인 옥사이드내에 생성된 트랩이 두 전극 사이에 conductive path를 생성 하는 원리로 TDDB 발생 원인을 설명 하고 있다. Thermochemical 모델은 이러한 트랩의 생성원인을 전계(Electric field, E-field)와 온도 변화에 의한 stress로 설명 하고 있다. 본 연구에서는 이 두 모델에 착안 하여 표면 거칠기가 있을 때 옥사이드내의 불균일한 전계 분포에 따른 트랩 생성 확률을 구하여, 기존의 cell based analytical TDDB 모델을 바탕으로 불균일한 트랩 생성 확률을 고려한 모델로 수정하여 표면 거칠기가 있을 때 절연체내에 percolation path가 생성되어 발생되는 TDDB의 변화에 대해 분석하였다. 실제 표면 거칠기를 반영 하기 위해 높이 방향과 평면 방향의 표면 거칠기를 각각 Gaussian 분포와 Exponential 분포로 모델링 하여 실제 표면 거칠기를 반영한 가상의 거친 표면을 3D 형태로 생성하여, 실제 표면 거칠기의 국부적인 변화를 반영 할 수 있도록 하였다. 또한 표면 거칠기에 따른 옥사이드내의 정확한 전계 분포를 반영하기 위해 표면 거칠기에 따른 mobility 모델에서 적용한 방식을 옥사이드내의 전계를 찾아내는 방법을 제안하고자 한다. 이 부분은 연구가 추가로 필요한 부분이 남아 있으며 자세한 내용은 후에 설명 하기로 한다. 본 연구에서 제안하는 방법을 이용 하여 표면 거칠기가 TDDB에 미치는 결과를 요약하면 다음과 같다. 첫째, 표면 거칠기에 의한 옥사이드내의 전계가 가장 큰 영역과 가장 작은 영역의 차이는 같은 평면 위치에서 두께 방향으로 10% 수준 차이를 보이나, 이로 인해 발생 되는 트랩 생성 확율은 10배 이상 차이를 보이게 된다. 둘째, 이러한 트랩 생성 확율의 변화는 TDDB 발생 확률의 변화를 가져오게 되며, device life time에 큰 영향을 미치게 된다. 표면 거칠기에 따른 TDDB의 영향에 대한 analytical한 연구는 거의 보고가 되지 않았으나, 본 연구를 통해 표면 거칠기에 따른 TDDB의 발생 확률에 대한 이해를 가져 올 것으로 기대하며, 더불어 표면 거칠기가 있을 경우에 Device Life time(tBD)을 효율적이고 정확하게 예측 할 수 있을 것으로 기대한다.

To understand the TDDB characteristic of thin gate oxide with surface roughness, we carried out a simulation study with cell based analytical TDDB(Time Dependent Dielectric Breakdown) model. In the study, the non-uniform electric field in the dielectric caused by the surface roughness of the Si/insulator interface has been considered as the major determining factor of the non-uniform trap generation rate in the gate oxide. We assumed that the trap generation rate of thin gate oxide is determined by thermochemical trap generation model. To reflect the actual surface roughness, we considered the Gaussian height distribution function and the Exponential lateral distribution function. An imaginary 3D random rough surface map is generated using the convolution method with Gaussian height distribution function and exponential correlation function. Through this study, we found out that the changes in the Weibull distribution by the rough surface shows the same effects with reduced thickness of the gate oxide. This can be interpreted that the locally enhanced electric field point increases as the roughness increases. Also, the surface roughness reduces the device life time. In this study, we presented an analysis of TDDB statistics of the thin gate oxide dielectric with rough surface. We expect that this study give an insight to develop an efficient and accurate TDDB model for the thin gate oxide dielectric with rough surface.