GPU의 DRAM 접근 감소를 위한 데이타 재사용 쓰레드 블락 스케줄링

Abstract

GPU(Graphics Processing Unit)는 그래픽스 응용을 위해서 개발되었으나, 최근에는 많은 연산이 필요한 일반적인 응용에 사용하기 위한 GPGPU(General Purpose GPU) 구조로 발전이 되고 있다. GPGPU를 통해 병렬 프로그램을 실 행시키면 매우 높은 처리량(throughput)을 얻을 수 있다. 하지만, GPGPU는 내부의 캐시(cache) 사이즈가 매우 적고 여러개의 쓰레드(thread)가 동시에 실 행되기 때문에 매우 높은 DRAM 대역폭(bandwidth)을 요구하고, 메모리 접 근으로 인하여 많은 파워를 소모한다. 최근들어 고성능 GPGPU에 L2 캐시를 탑재하였지만, 제한된 캐시 크기로 인하여 캐시 적중률(cache hit ratio)이 높지 않다. 본 논문에서는 L2 캐시의 효율성을 높이고 DRAM 메모리 접근 횟수를 줄이는 새로운 GPU 쓰레드-블락(thread-block) 스케줄링 방법을 제안한다. 이 스케줄링 방법은 쓰레드-블락 간 사용 데이타의 중복기회를 최대로 높이며, 응 용 프로그램을 조금 수정하는 것으로 쉽게 구현이 가능하다. Hotspot과 행렬 곱셈 벤치마크 프로그램에 적용을 하였고, DRAM 접근 횟수를 각각 최대 39% 와 84% 감소시켰다.