SiC MOSFET을 사용한 DC 반도체 차단기의 비대칭 스너버 회로 연구

Abstract

기존에는 높은 효율 및 낮은 비용의 특성을 갖는 기계식 차단기를 많이 사용해왔지만 최근 SiC(Silicon Carbide)와 같은 Wide Band Gap 소자의 출현으로 반도체 차단기에 대한 관심이 급증하고 있다. 또한 선박 시스템, 항공 시스템, ESS(Energy Storage System) 등과 같이 직류 시스템이 증가하면서 아크 없이 수십 μs 정도의 빠른 차단 성능을 갖는 반도체 차단기의 필요성이 증가하고 있다. 본 논문에서는 SiC 소자를 반도체 차단기에 적용함으로써 얻을 수 있는 이점과 고려해야 할 사항들에 대해서 분석하였다. 이후 기존 반도체 스너버 회로들의 동작 원리 및 장단점에 대해서 분석을 하고, 스너버 회로 설계에 있어서 고려해야 할 중요한 요소들을 확인하였다. 이를 기반으로 사고 전류 억제 및 반도체 차단기 과전압 보호 성능이 우수한 새로운 양방향 스너버 회로를 제안하였다. 반도체 차단기의 전원 인덕턴스와 부하 인덕턴스의 크기가 비대칭인 상황에서 제안하는 스너버 회로의 동작 과정에 대해서 분석하고, 분석 결과를 토대로 실제로 스너버 회로를 설계함에 있어서 고려해야 할 설계 기준에 대해 언급하였다. 시뮬레이션을 통해 제안하는 스너버 회로의 사고 전류 억제 및 반도체 차단기 과전압 보호 성능을 확인하고, 제안하는 스너버 회로가 적용된 SiC MOSFET 양방향 반도체 차단기를 제작하여 실제 전원 및 부하 단락 사고 실험을 통해 반도체 차단기 및 스너버 회로의 성능을 검증하였다.