VNAND 온도별 Vth 산포 차이 분석 및 개선 방안 연구

Abstract

초 록

다양한 방면에서 NAND 플래시 메모리의 고용량과 고성능에 대한 요구가 증가하고 있으나 2D NAND에서는 scaling down 한계에 직면해 있어서 새롭게 3D NAND 기술이 대안으로 제시되었다. 3D NAND는 기존의 2D NAND와는 구조적인 차별점이 존재하였고 이러한 차이로 인해 기존에는 경험하지 못한 여러 가지 문제점들이 대두되었다. 본 연구에서는 2D NAND에서는 관찰하지 못한 온도가 낮아질수록 program 후 시간 경과에 따른 Vth 산포폭 증가 현상에 대해 고찰하였다. 먼저 구조적으로 큰 차이점인 charge trap flash와 poly si channel에 대한 기존 연구 자료를 통한 특성 분석을 진행한 후 3D NAND 플래시 메모리 실제 소자로 연구 주제에 대한 실험을 진행하였다. 2장에서 3D NAND 플래시의 구조적 특성에 대한 관련 연구 내용을 기술하였고, 3장에서는 retention 관련하여 3D NAND에서 연구된 fast charge loss 특성과 Vth 위치별 charge loss 현상에 대해 기술하였다. 4장에서는 시간의 경과에 따른 Vth 분포폭의 증가현상 분석을 위해 고온과 저온에서 여러 가지 조건별로 program을 진행하여 시간순으로 Vth를 관찰하여 이를 통해 온도가 낮을수록 Vth 분포폭이 증가하는 원인에 대해 살펴보았다. 최종적으로 program된 cell Vth 영역별로 charge migration 특성이 온도별로 차이가 발생하는 점을 확인하고 이를 통한 개선 방안을 제시하였다.

주요어 : 3D 적층 구조, NAND Flash Memory, Charge loss, Cell Vth 학 번 : 2016-22250