Publications
Detailed Information
Layer Selection by Multi-level Permutation in Three-Dimensional Stacked NAND Flash Memory : 3차원 적층 낸드 플래시 메모리에서의 멀티 레벨 순열에 의한 층 선택 방법
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.advisor | 박병국 | - |
| dc.contributor.author | 이상호 | - |
| dc.date.accessioned | 2018-11-12T00:57:57Z | - |
| dc.date.available | 2018-11-12T00:57:57Z | - |
| dc.date.issued | 2018-08 | - |
| dc.identifier.other | 000000153043 | - |
| dc.identifier.uri | https://hdl.handle.net/10371/143173 | - |
| dc.description | 학위논문 (박사)-- 서울대학교 대학원 : 공과대학 전기·컴퓨터공학부, 2018. 8. 박병국. | - |
| dc.description.abstract | 본 논문에서는 3차원 적층 낸드 플래시 메모리에서의 멀티 레벨 순열을 이용한 층 선택 방법을 제안하고 수학적으로 증명하였으며, TCAD 시뮬레이션과 실제 공정된 3차원 적층 낸드 플래시 메모리소자에 적용하여 동작을 검증 하였다.
제안된 방법은 기존에 제안되었던 방법들과 비교했을 때 가장 효율적으로 스트링 셀렉트 트렌지스터의 문턱전압을 배열하는 방식을 제공한다. 이 방법을 통하여, 같은 수의 스트링 셀렉트 라인과 문턱전압상태 조건에서는 가장 많은 층을 선택할 수 있고, 적층된 수가 주어졌을 때는 가장 적은 수의 스트링 셀렉트 라인과 문턱전압상태로 모든 층을 선택할 수 있다. 스트링 셀렉트 트랜지스터의 문턱전압배열과 스트링 셀렉트 라인의 바이어스로 층 선택 동작을 하는 3차원 적층 낸드 플래시 메모리 구조에서는 스트링 셀렉트 라인의 수가 늘어날수록, 워드라인을 배치할 공간이 줄어들기 때문에 메모리 밀도가 열화 된다. 또한, 스트링 셀렉트 라인은 보통 누설전류를 억제하기 위하여 게이트 길이가 길기 때문에 어레이 오버헤드가 심각한 문제로 대두될 수 있다. 한편, 스트링 셀렉트 트렌지스터의 문턱전압상태가 많아지게 되면 메모리 윈도우가 한정되어있기 때문에 문턱전압 마진이 줄어들게 되고 결국 층 선택 동작이 불안정해질 수 있다. 그러므로 , 스트링 셀렉트 트렌지스터의 문턱전압 배열은 적은 수의 스트링 셀렉트 라인과 문턱전압상태를 쓰고도 최대한 많은 층을 선택할 수 있도록 효율적으로 시행되어야 한다. 본 논문에서는 유일 선택을 할 수 있는 문턱전압의 배열조건과 그 중에서 최대의 층 선택이 가능한 조건을 찾아 배열방법을 제안하고 수학적으로 증명하였다. 그리고 이를 확인하기 위해 TCAD 시뮬레이션과 제작된 소자의 측정으로 기존에 제안되었던 방법들 보다 같은 조건에서 더 많은 층의 선택이 가능함을 검증 하였다. | - |
| dc.description.tableofcontents | Abstract i
Table of Contents iv Chaper 1. Introduction 1 1.1. Three-Dimensional Stacked NAND Flash Memory 1 1.2. Gate Stack Type NAND Flash Memory 8 1.3. Channel Stack Type NAND Flash Memory 16 1.4. Comparison between Gate Stack Type and Channel Stack Type NAND Flash Memory 25 Chapter 2. Layer Selection Methods by Vths of SSTs and SSL biases 28 2.1. Concept of Layer Selection 28 2.2. Conventional Layer Selection Methods 32 2.2.1. Vertical Gate NAND (VG-NAND) 32 2.2.2. Layer Selection by Erase (LASER) 35 2.2.3. Layer Selection by Multi-level operation (LSM) 37 2.3. Operation Scheme of Channel Stacked NAND Flash Memory with LSM 39 2.3.1. SST Initialization to Enable LSM 39 2.3.2. Read/Program/Erase Operation with LSM 43 Chapter 3. Layer Selection by Multi-level Permutation Method 47 3.1. Introduction 47 3.2. How to Arrange Vth states of SSTs for Unique Selection 51 3.3. Condition for Maximum Number of Selectable Layers 57 3.4. Comparison with Conventional Layer Selection Methods 68 3.5. Mathematical Proofs of LSMP Method 73 Chapter 4. Verification of LSMP Method 88 4.1. Structure of Simulated Device 88 4.2. Simulation for Verification 90 4.3. Equivalent Circuit of Measured Device 95 4.4. Measurement for Verification 97 Chapter 5. Application to Gate Stack Type NAND Flash Memory 102 Chapter 6. Conclusions 110 Bibliography 113 Abstract in Korean 122 | - |
| dc.language.iso | en | - |
| dc.publisher | 서울대학교 대학원 | - |
| dc.subject.ddc | 621.3 | - |
| dc.title | Layer Selection by Multi-level Permutation in Three-Dimensional Stacked NAND Flash Memory | - |
| dc.title.alternative | 3차원 적층 낸드 플래시 메모리에서의 멀티 레벨 순열에 의한 층 선택 방법 | - |
| dc.type | Thesis | - |
| dc.description.degree | Doctor | - |
| dc.contributor.affiliation | 공과대학 전기·컴퓨터공학부 | - |
| dc.date.awarded | 2018-08 | - |
- Appears in Collections:
Item View & Download Count
Items in S-Space are protected by copyright, with all rights reserved, unless otherwise indicated.