플라즈마 원자층 증착법에 의한 산화규소 및 질화규소 박막의 저온 증착

Abstract

산화규소(SiO2) 와 질화 규소(SiN) 막질은 디스플레이를 포함한 반도체 여러 분야에서 게이트 공간형성 물질(gate dielectric spacer), 에치 방지층(etch stopper), 빛 반사 방지층(anti-reflection layer), 게이트 부도체(gate dielectric), 그리고 보호층(passivation capping layer) 등으로 많이 쓰이고 있다. 최근에는 3차원 소자 및 플렉서블(flexible) 디스플레이의 연구가 활발해 지면서, 저온 공정에 의한 SiO2 나 SiN 막질의 응용이 각광받고 있다. 플렉서블 디스플레이 같은 경우는 하부 기판이 유기물로 되어 있는 경우가 많아 낮은 온도에서 증착을 해야 하고(< 200℃), 3차원 소자의 응용에서는 채널(channel) 층이 실리콘 대체 물질을 많이 연구하는바, 그 중 비정질 산화물 반도체(AOS) 같은 경우에는 높은 온도에서 상전이를 일으킬 수 있기 때문에(>400-500℃) 안정적인 막질 구현을 위해서는 낮은 온도가 필요하다.[1] 하지만, 일반적으로 SiO2 나 SiN 막질은 화학 증착방법(CVD) 으로 높은 온도(>600℃) 에서 증착하는 것이 대부분이고, 플라즈마를 이용한 CVD 방식의 공정에서도 수소 함유량을 줄이기 위해서는 400℃ 이상에서 공정을 진행하였다. 이런 단점을 극복하기 위해서 원자층 증착방식(ALD) 에 의한 저온 공정의 연구가 진행 되었는데, ALD 방식으로는 낮은 온도에서도 화학양론적인 조성을 나타내고, 낮은 박막 두께 조절이 용이하며, 또한 자기제어 흡착 메커니즘에 의한 증착이 등각적(conformal)으로 이루어지는 장점이 있다. 하지만, ALD 방식으로 SiO2 나 SiN 박막을 증착한 것에 대한 연구가 그리 많지 않고, 대부분 염소(chlorine) 계열의 실리콘 전구체(precursors) 사용하는 것이 대부분이다.[3,11,28,29] 이런 염소계열의 전구체는 메탈과의 부식 우려도 있지만 반응 자체가 아주 긴 전구체의 노출시간이 필요하므로 응용에 제한이 따른다. 그러므로 흡착속도가 빠른 유기물 리간드로 이루어진 실리콘 전구체를 이용한 공정 개발이 중요하며, 또한 반응물의 활성화 에너지를 효과적으로 공급하여 반응 온도를 현격히 줄일 수 있는 플라즈마를 응용한 ALD 공정개발이 중요하다. [30,31,37,38] 논의하게 될 첫 번째 부분에서는 SiO2 막질을 유기 실리콘 소스인 Bis-DiEthylAmino-Silane(BDEAS) 와 산소 플라즈마를 이용하여, PE-ALD 방식으로 증착한 뒤 여러 특성을 확인하였다. 350℃ 에서 증착한 막질은 짧은 실리콘 전구체의 펄스 시간 동안(1초) 사이클당 반응 속도가 열적 ALD 보다는 약간 높은 특징이 나타났다.(∼0.11nm/cycle) 또한 불순물로 산소나 탄소의 함유량이 낮게 나왔으며,(C 또는 O < 1 atomic % by AES) FT-IR 로 분석한 결과 Si-H 결합도 열산화막 수준으로 낮게 나와 높은 특성을 나타내었다. 그래서, PE-ALD 로 SiO2 를 증착할 때 BDEAS 실리콘 소스가 적합한 소스가 될 수 있다고 할 수 있다. 또한 퍼지 시간과 산소 플라즈마의 노출 시간 및 RF 파워를 최적화 하면, 사이클당 균일한 조성비를 갖는 SiO2 막질을 형성할 수 있고 화학양론비에 근접한 결과를 얻을 수 있었다.( ∼Si:O=1:2 by AES, XPS) 하지만 150℃ 에서 PE-ALD 방식으로 증착한 SiO2 막질은 낮은 밀도를 나타내었는데, 이는 FT-IR 분석결과 후속의 산소 라디칼과 반응하지 못한 Si-H 결합에 의한 것으로 보여진다. 그래서, 본 연구에서는 NH3 플라즈마를 촉매로 이용하여, 산화 시 Si-H 결합의 수소 탈착을 용이하게 하여 높은 밀도의 SiO2 막질을 얻었다. 암모니아 플라즈마를 이용하 PE-ALD 로 증착한 SiO2 막질은 150℃ 에서 증착해도 350℃ 에서 증착한 막질과 비슷한 밀도를 나타내었다. FT-IR 분석으로 얻어진 Si-H 결합이 매우 낮았고, HF 용액으로 WER(wet etch rate) 을 확인한 결과 350℃ 에서 증착한 막질과 비슷한 양이 나왔다. 하지만, 전기적 특성을 확인한 결과 NH3 플라즈마가 초기 Si-SiO2 계면에 영향을 주어 계면 결함을 유도한 것을 볼 수 있어, C-V(capacitance-voltage) 이력(hysteresis) 이 높게 증가함을 알 수 있었다. 하지만 후속 400℃ 열처리로 이런 이력을 감쇠 시킬 수 있었다. 본 논문의 두 번째 논의할 것은 SiN 막질을 PE-ALD 로 개발하는 것이다. 먼저, 일반적인(pure) PE-ALD 방식을 이용하여 BEMAS(bis-ethylmethylamino-silane) 실리콘 소스와 NH3 플라즈마로 증착을 하였다. 하지만, 증착된 SiN 막질이 매우 안 좋은 특성을 나타내었는데, 반응 속가 매우 낮고 (< 0.05nm/cycle), 낮은 굴절률을 가지며 (< 1.7) 또한 불순물 함유량도 높았다. 이런 낮은 반응성은 벌키(bulky) 한 실리콘 소스가 표면의 N-H 사이트를 공격하기에는 높은 활성화 에너지가 필요하기 때문으로 여겨진다. 그래서, BDEAS 실리콘 소스를 RF 와 Ar 으로 분해하여 반응에 참여시키는 사이클릭(cyclic) CVD 방식을 도입하였다. 이 방식으로 SiN 박막을 성공적으로 증착하였는데, 플라즈마로 활성화된 실리콘 소스를 넣어 흡착시키고 다음에는 암모니아 플라즈마로 질화시키는 방식이다. 이 반응에서는 활성화된 실리콘 소스가 거의 대부분 흡착되어 반응에 관여하기 때문에 증착속도는 실리콘 소스의 주입량에 따라 변하게 되었다. 따라서, 자기제어 반응이 완벽하게 실현되지 못하였다. 가장 중요한 공정 변수로는 BDEAS 활성화 시간 과 암모니아 플라즈마 활성화 시간의 비율이다. 증착 속도는 0.075nm/cycle 에서 0.8nm/cycle까지 큰 변화를 나타내었고, 굴절률은 1.5 에서 1.8 정도로 나타났는데 이는 산소 불순물 함유에 의한 것으로 여겨진다. 350℃ 에서 증착한 SiN 박막은 낮은 불순물 함유를 나타내었는데,(C 또는 O < 1atomic % by AES) 반면 200℃ 이하에서 증착한 막질은 산소와 탄소의 함유량이 급격히 높아짐을 볼 수 있었다. (> 10 atomic % by AES)