4K 해상도 디지털 TV 플랫폼 컴포넌트의 성능 요구사항 분석 기법

Abstract

최근 디지털 디스플레이 기술이 발전함에 따라 고화질 TV가 만들어지고 그에 맞는 대용량 동영상을 위한 코덱(codec) 역시 개발되고 있다. 새로운 코덱은 대용량의 동영상을 처리하기 위해 높은 복잡도를 가지고 있기 때문에, 고화질 TV를 구현하기 위해서는 새로운 동영상 코덱의 많은 계산을 효율적으로 처리할 수 있는 멀티미디어 플랫폼이 필요하다. 본 논문에서는 새롭게 개발 되고 있는 대용량 동영상 코덱인 high efficiency video coding (HEVC)의 디코더(decoder)를 효율적으로 수행하기 위한 멀티미디어 플랫폼의 구조 및 HEVC의 주요 태스크들에 대한 할당 방법을 제안하고 HEVC 디코더의 분석을 통해 각 태스크를 병렬화 하는 것을 가정한 상태에서 서브태스크와 매개변수의 비율로 모델링 하였으며, 목표로 하는 서비스 품질(quality of service, QoS)을 만족시키기 위한 태스크의 수행 시간 및 메모리 접근의 적절한 상한선을 매개변수의 분포 특성 분석을 통해 파악하였다. 그리고 그 상한선을 바탕으로 멀티미디어 플랫폼을 구성하는 컴포넌트들의 성능 요구사항을 측정하였다.

With the recent progress in digital display technology, high-definition digital TVs have emerged, together with new codecs for these TVs. Because these codecs must be highly complex to decode moving pictures with high resolution, a novel multimedia architecture is necessary to implement high-definition digital TVs. This paper suggests a multimedia platform architecture and task mapping for executing a new codec that is under development: namely, a high efficiency video coding (HEVC) decoder. The upper bounds of execution time and memory access of decoder tasks to guarantee quality of service (QoS) were estimated by modeling the main tasks of the HEVC decoder with subtasks and parameter ratios and by analyzing parameter distributions. Performance requirements of the components comprising the multimedia platform architecture were evaluated based on these upper bounds.