Publications
Detailed Information
Binary-level acceleration using coarse-grained reconfigurable architecture : 재구성형 아키텍쳐를 이용한 바이너리 수준에서의 가속
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.advisor | 최기영 | - |
| dc.contributor.author | 백종경 | - |
| dc.date.accessioned | 2019-07-10T05:28:07Z | - |
| dc.date.available | 2019-07-10T05:28:07Z | - |
| dc.date.issued | 2011-02 | - |
| dc.identifier.other | 000000029907 | - |
| dc.identifier.uri | https://hdl.handle.net/10371/159686 | - |
| dc.identifier.uri | http://dcollection.snu.ac.kr:80/jsp/common/DcLoOrgPer.jsp?sItemId=000000029907 | ko_KR |
| dc.description | 학위논문 (석사)-- 서울대학교 대학원 : 전기. 컴퓨터공학부, 2011.2. 최기영. | - |
| dc.format.extent | vii, 37 leaves | - |
| dc.language.iso | eng | - |
| dc.publisher | 서울대학교 대학원 | - |
| dc.subject | 재구성형 아키텍쳐 | - |
| dc.subject | 시스템 온 칩 | - |
| dc.subject | 바이너리 수준 가속 | - |
| dc.subject | 통신 아키텍쳐 | - |
| dc.subject | Coarse-Grained Reconfigurable Architecture | - |
| dc.subject | System-on-Chip (SoC) | - |
| dc.subject | Binary Translation | - |
| dc.subject | Communication Architecture | - |
| dc.title | Binary-level acceleration using coarse-grained reconfigurable architecture | - |
| dc.title.alternative | 재구성형 아키텍쳐를 이용한 바이너리 수준에서의 가속 | - |
| dc.type | Thesis | - |
| dc.type | Dissertation | - |
| dc.description.degree | Master | - |
| dc.contributor.affiliation | 전기. 컴퓨터공학부 | - |
| dc.date.awarded | 2011-02 | - |
- Appears in Collections:
- Files in This Item:
- There are no files associated with this item.
Item View & Download Count
Items in S-Space are protected by copyright, with all rights reserved, unless otherwise indicated.