RISC-V 아키텍처 기반 FPGA 플랫폼에서 하드웨어 디맨드 페이징의 구현

Abstract

Operating System (OS) controls disk I/O with a dedicated software stack. The software stack's overhead was negligible when hard disks were used as primary storage, which has relatively long access latency. However, with the emergence of modern low-latency SSDs, OS software overhead became significant in I/O handling. To address this problem, user-level I/O frameworks have been proposed and utilized for I/O latency-sensitive applications. User-level I/O frameworks can minimize the software overhead of I/O operations; however, those approaches can't be applied to demand paging where an OS handles I/O operations via page faults. The emerging alternative to the user-level I/O frameworks is the hardware-based demand paging, which minimizes the software overhead for page faults. However, its effectiveness has only been evaluated in the simulation, and thus it is unclear whether the proposed scheme is effective in real hardware. This paper proposes a design to implement hardware-based demand paging in real hardware and evaluates performance over traditional OS-based demand paging on an FPGA-based system. With proposed design and implementation, hardware-based demand paging eliminates most of the software overhead in demand paging on real hardware and improves the performance of FIO read random benchmark by up to 85.4%.

전통적으로 OS는 디스크의 입출력(I/O)을 제어하며, 이를 위한 소프트웨어 스택을 가지고 있다. 이러한 소프트웨어 스택의 오버헤드는 과거 디스크가 느리던 때에는 무시할 수 있을 정도의 오버헤드로 작용하였다. 하지만 최근 초저지연 SSD의 등장으로 인해, 이러한 오버헤드가 상대적으로 커지게 되었다. 이를 해결하기 위해 유저 레벨 I/O 프레임워크가 제안되어 사용되고 있지만, OS가 페이지 폴트를 이용해 처리하는 디맨드 페이징에는 적용할 수 없다. 그러한 한계를 극복하기 위해 본 연구에서는 하드웨어 기반의 디맨드 페이징 기법이 제안되었지만, 해당 기법은 소프트웨어 에뮬레이션 및 시스템 시뮬레이션 단계에 머물러 실장 하드웨어에서의 구현 가능성이 불확실하다. 이 연구에서는 제안된 하드웨어 디맨드 페이징 기법을 실장 하드웨어에 구현하기 위한 구조를 제안하고, 이를 FPGA 기반의 시스템상에 구현해 기존 OS 기반의 디맨드 페이징 대비 성능 향상을 평가하였다. 구현한 시스템으로 평가한 결과, 페이지 폴트 처리에서 디스크 접근 외의 소프트웨어 시간 대부분을 제거했다. 또한, FIO read random 벤치마크의 평균 레이턴시를 최대 85.4% 감소시켰다.