Publications
Detailed Information
통합설계를 위한 데이터 플로우 그래프로부터의 VHDL 코드 생성
DC Field | Value | Language |
---|---|---|
dc.contributor.advisor | 하순회 | - |
dc.contributor.author | 정현욱 | - |
dc.date.accessioned | 2010-01-19T04:07:25Z | - |
dc.date.available | 2010-01-19T04:07:25Z | - |
dc.date.copyright | 2000. | - |
dc.date.issued | 2000 | - |
dc.identifier.uri | http://dcollection.snu.ac.kr:80/jsp/common/DcLoOrgPer.jsp?sItemId=000000067940 | kor |
dc.identifier.uri | https://hdl.handle.net/10371/37623 | - |
dc.description | 학위논문(석사)--서울대학교 대학원 :컴퓨터공학과,2000. | ko |
dc.format.extent | 31 장 | ko |
dc.language.iso | ko | ko |
dc.publisher | 서울대학교 대학원 | ko |
dc.title | 통합설계를 위한 데이터 플로우 그래프로부터의 VHDL 코드 생성 | ko |
dc.type | Thesis | - |
dc.contributor.department | 컴퓨터공학과 | - |
dc.description.degree | Master | ko |
- Appears in Collections:
- Files in This Item:
- There are no files associated with this item.
Item View & Download Count
Items in S-Space are protected by copyright, with all rights reserved, unless otherwise indicated.