Publications
Detailed Information
저전력 다중프로세서 시스템-온-칩 설계를 위한 캐시 메모리 계층의 전력 감소 기법 연구 : Energy reduction techniques of a cache memory hierarchy for low-power multiprocessor system-on-chips
Cited 0 time in
Web of Science
Cited 0 time in Scopus
- Authors
- Advisor
- 김지홍
- Issue Date
- 2009
- Publisher
- 서울대학교 대학원
- Keywords
- 다중프로세서 시스템-온-칩 ; Multiprocessor system-on-chip (MPSoC) ; 캐시 메모리 계층 ; cache memory hierarchy ; 브로드캐스트 여과 기법 ; broadcast filtering ; 캐시 웨이 예측 기법 ; optimal task assignment ; cache way prediction
- Description
- 학위논문(박사) --서울대학교 대학원 :전기· 컴퓨터공학부,2009.8.
- Language
- Korean
- URI
- http://dcollection.snu.ac.kr:80/jsp/common/DcLoOrgPer.jsp?sItemId=000000038211
https://hdl.handle.net/10371/45936
- Files in This Item:
- There are no files associated with this item.
Item View & Download Count
Items in S-Space are protected by copyright, with all rights reserved, unless otherwise indicated.