Browse

Design and analyses of the smart power Emitter Switched Thyristor(EST) integrated with the protection circuit for high voltage current saturation
고전압 전류 포화 특성을 위한 보호회로와 함께 집적한 스마트 파워 에미터 스위치트 사이리스터 (EST)의 設計 및 分析

Cited 0 time in Web of Science Cited 0 time in Scopus
  • mendeley

Items in S-Space are protected by copyright, with all rights reserved, unless otherwise indicated.

Browse