Publications
Detailed Information
성능 개선을 위한 이중게이트 구조 단전자 트랜지스터의 공정 방법 : Fabrication process of dual gate structured single-electron transistors for performance improvement
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.advisor | 이종덕 | - |
| dc.contributor.author | 강상우 | - |
| dc.date.accessioned | 2010-02-09 | - |
| dc.date.available | 2010-02-09 | - |
| dc.date.copyright | 2007. | - |
| dc.date.issued | 2007 | - |
| dc.identifier.uri | http://dcollection.snu.ac.kr:80/jsp/common/DcLoOrgPer.jsp?sItemId=000000043851 | kog |
| dc.identifier.uri | https://hdl.handle.net/10371/52484 | - |
| dc.description | 학위논문(석사) --서울대학교 대학원 :전기. 컴퓨터공학부,2007. | ko |
| dc.format.extent | ii, 60 장 | ko |
| dc.language.iso | ko | ko |
| dc.publisher | 서울대학교 대학원 | ko |
| dc.subject | 단전자 트랜지스터 | ko |
| dc.subject | Single-Electron Transistor | ko |
| dc.subject | 이중게이트 구조 | ko |
| dc.subject | Dual-Gate Structure | ko |
| dc.subject | tunneling 장벽 | ko |
| dc.subject | tunneling barrier | ko |
| dc.subject | self-align | ko |
| dc.subject | self-align | ko |
| dc.subject | 공정방법 | ko |
| dc.subject | fabrication process | ko |
| dc.title | 성능 개선을 위한 이중게이트 구조 단전자 트랜지스터의 공정 방법 | ko |
| dc.title.alternative | Fabrication process of dual gate structured single-electron transistors for performance improvement | ko |
| dc.type | Thesis | - |
| dc.contributor.department | 전기. 컴퓨터공학부 | - |
| dc.description.degree | Master | ko |
- Appears in Collections:
- Files in This Item:
- There are no files associated with this item.
Item View & Download Count
Items in S-Space are protected by copyright, with all rights reserved, unless otherwise indicated.