저온 중수소 어닐링 공정이 SiSiO₂ 계면의 전기적 특성에 미치는 영향에 관한 연구

서울대학교 중앙도서관

S-Space 소개

My S-Space

로그인이 필요합니다.

S-Space

Publications

Detailed Information

저온 중수소 어닐링 공정이 SiSiO₂ 계면의 전기적 특성에 미치는 영향에 관한 연구 : Effects of low temperature deuterium annealing on electrical properties at SiSiO₂ interface

DC Field	Value	Language
dc.contributor.advisor	이종덕	-
dc.contributor.author	권오준	-
dc.date.accessioned	2010-02-09	-
dc.date.available	2010-02-09	-
dc.date.copyright	2007.	-
dc.date.issued	2007	-
dc.identifier.uri	http://dcollection.snu.ac.kr:80/jsp/common/DcLoOrgPer.jsp?sItemId=000000043843	eng
dc.identifier.uri	https://hdl.handle.net/10371/52486	-
dc.description	학위논문(석사) --서울대학교 대학원 :전기. 컴퓨터공학부,2007.	en
dc.format.extent	iii, 42 장	en
dc.language.iso	en	en
dc.publisher	서울대학교 대학원	en
dc.subject	deuterium annealing	en
dc.subject	중수소 어닐링	en
dc.subject	interface traps	en
dc.subject	계면 트랩	en
dc.subject	CHE stresses	en
dc.subject	CHE 전기적 스트레스	en
dc.subject	FN stresses	en
dc.subject	FN 전기적 스트레스	en
dc.subject	RIE damages	en
dc.subject	RIE 손상	en
dc.subject	CMOS APS	en
dc.subject	CMOS 액티브 픽셀 센서	en
dc.title	저온 중수소 어닐링 공정이 SiSiO₂ 계면의 전기적 특성에 미치는 영향에 관한 연구	en
dc.title.alternative	Effects of low temperature deuterium annealing on electrical properties at SiSiO₂ interface	en
dc.type	Thesis	-
dc.contributor.department	전기. 컴퓨터공학부	-
dc.description.degree	Master	en

Appears in Collections:

Show Simple Item Record

Find it @ SNU

SNS Share