3차원 낸드 플래시 메모리의 리텐션 동작에서의 Lateral Migration 메커니즘에 대한 분석

Abstract

기존 2차원 평판 구조의 낸드 플래시 메모리의 소자의 소형화 및 집적화가 한계에 도달함에 따라, 전하 트랩 층 (CTL)을 사용하는 수직 구조의 3차원 낸드 플래시 구조가 채택되고 있다. 공정 상의 한계 및 코스트로 인해 3차원 낸드 플래시는 각 낸드 셀의 전하 트랩 층을 서로 공유하는 구조와 poly-Si 채널 등을 채택하게 되었다. 이로 인해, 2차원 평판 구조에서 야기되지 않던 새로운 신뢰성 문제들이 보고되고 있다. 그중에서도 리텐션 동작 중, 서로 공유된 CTL로 인해 program 후 word-line (WL)에 저장된 전자들이 전하 트랩 층 내에서 측 방향으로 이동하는 메커니즘이 기존 2차원 평판 구조에서 보고된 전하 손실 메커니즘들에 더하여 추가적인 문제가 되고 있다. 낸드 플래시 메모리에서 리텐션 동작 중 발생하는 다양한 전하 손실 메커니즘들은 혼재되어 발생하기 때문에 기존 고온-가속 평가 방법으로 추출된 겉보기 활성화 에너지 (Eaa)의 roll-off 현상을 야기시켜 낸드 플래시 메모리의 정확한 수명을 예측하지 못하고 큰 오차를 발생시킨다. 따라서 TCAD 시뮬레이션 및 전하 손실 함수의 사용을 통한 전하 손실 메커니즘을 개별적으로 분리하여 분석하는 것이 중요하다. 전하 손실/이득 모델을 사용하여 분리된 개별 메커니즘들의 Ea를 분석함으로써 낸드 플래시 메모리의 정확한 수명 예측이 가능하다. 본 논문에서는 3차원 낸드 플래시 구조에서 특히 문제가 되고 있는 리텐션 동작 중 target WL에 저장된 전자가 측 방향으로 이동하는 메커니즘을 중점적으로 분석하였다. 측 방향 이동 (Lateral Migration, LM) 메커니즘은 리텐션 기간 동안 낮은 전압으로 program 됨에 따라 남아있는 잔여 홀에 의해서 영향을 받고 이것은 잔여 홀이 없는 (높은 전압으로 program 된) 경우의 LM 메커니즘과 별개의 메커니즘으로 분리될 수 있다. 또한 LM 메커니즘은 리텐션 동작 중 target WL의 전하 손실뿐만 아니라 전하 이득 성분이 포함된 간섭 현상이 혼재되어 있는 것으로 분석되었다. 이러한 간섭 현상은 target WL에 인접한 WL에 저장된 전하의 종류 및 양에 따라서 달라지며 이로 인해 LM에 의한 전하 손실은 과소평가되거나 혹은 과대평가될 수 있다. 리텐션 동작 중 나타나는 셀 패턴 의존성이 간섭 현상 속 포함된 전하 이득 성분이 연관이 있음을 확인하였다. 마찬가지로, LM 메커니즘 속 포함된 간섭 현상을 전하 손실/이득 메커니즘으로 정의하고 LM에 의한 전하 손실로부터 해당 성분을 전하 손실 함수를 사용하여 분리하였다.

As the scale-down and integration of conventional 2-D planar NAND Flash memory reaches the limit, a 3-D vertical NAND Flash Memory structure using a charge trap layer (CTL) has been adopted. Due to process limitations and costs, the 3-D NAND flash adopts the poly-Si channel and the structure in which CTL of each NAND cell are connected with each other. For these reason, new reliability problems that did not occur in 2-D planar structure have been reported. Among them, a charge loss mechanism is additionally problematic to the charge loss during the retention mode by which electrons stored in the word-line (WL) move laterally in the CTL after the program operation due to CTL shared with each other. Since the various charge loss mechanisms that occur during the retention mode in NAND Flash memory are mixed, apparent activation energy (Eaa) extracted by conventional high temperature acceleration evaluation methods fail to predict the exact lifetime of NAND Flash memory and cause a large error. Therefore, it is important to separate and analyze the specific charge loss mechanisms, and the separation of mechanism using TCAD simulation and charge loss functions enables such analysis. This thesis analyzed the charge loss mechanism by which electrons stored in WL move in the lateral direction during the retention mode, which is particularly problematic in 3-D vertical structure. This analysis is conducted using TCAD simulation and charge loss functions. 3-D NAND Flash memory has different types of major failure mechanisms that contribute to charge loss depending on the retention time. In particular, it was confirmed that the lateral migration (LM) mechanism is affected by the residual holes when programmed with a low voltage. The LM affected by residual holes could be defined as a mechanism different from the LM. In addition, it has been confirmed that the LM mechanism causes not only the charge loss of WL but also the interference phenomenon. The interference phenomenon depends on the type and amount of charges stored in adjacent cells. The charge loss by LM could be underestimated or overestimated during the retention mode. It was also confirmed that the interference phenomenon is related to the cell pattern dependence. From these results, it was confirmed that the LM mechanism is affected by various factors. In order to measure the life of a 3D NAND flash memory more accurately, it was confirmed that an LM mechanism was defined as a charge loss mechanism by the influence of each factor, and separation from the total charge loss was required.