트랩 전하의 3차원 효과를 고려한 MOSFET의 Random Telegraph Noise 분석

Abstract

소자의 크기가 작아짐에 따라 저주파 잡음은 매우 중요한 신뢰성 문제로 부각되고 있다. 이에 따라 그 원인인 트랩에 대한 많은 연구가 진행되고 있다. 트랩의 숫자는 최근 소자의 소형화와 반도체공정기술의 발달에 따라 한 개나 두 개정도로 적게 존재하게 되었는데, 이에 기인하여 전류 레벨이 두 개나 네 개로 갈라져서 나타나고 있다. 이 신호들은 산화막의 트랩이 체널에 존재하는 전자와의 상호작용으로 나타나는 것이므로 트랩에 대한 정보를 알려주는 매우 중요한 자료를 제공해주고 있다. 지금까지 대부분의 연구들은 보편적인 SRH 모델로서 이 신호를 이용하여 산화막에 존재하는 트랩에 대한 정보를 얻었다. 하지만, 나노 크기의 소자에서는 전하 효과가 더 이상 무시할 수가 없기 때문에 전자의 터널링 과정상에 이 효과가 고려 되어야 하고, 정확한 계산을 위해 포획 된 전하에 대해 판 전하가 아닌 실제 점 전하를 고려하여야 한다. 하지만 문제는 지금까지의 방법들이 판 전하로 근사를 하여 구했다는 것이다. 본 논문에서는 점 전하와 판 전하의 차이를 3차원 시뮬레이션을 통해서 알아보고, 판 전하 근사의 오차를 알아보았다. 이를 계산하기 위해 본 논문에서는 3차원 DG(Density Gradient)시뮬레이션을 시행하였다. 소자는 체널길이(L)와 폭(W)을 8nm에서 100nm까지 다양하게 알아보았고, Tox는 1.7nm를 가지는 MOS구조에 대해서 시행하였다. 시뮬레이션 상에서 점 전하는DFT study를 통하여 (3A)3의 볼륨을 가지는 전하로서 근사해서 나타내었다. 먼저, 본 시뮬레이션 결과의 일관성을 알아보기 위하여 기존에 사용하던 캐패시턴스를 추출해서 구한 방법과 본 논문에서 사용한 그 비를 이용한 방법의 비교를 해보았고 서로 결과가 잘 맞음을 알 수 있었다. 또한 시뮬레이션 파라미터인 메쉬의 크기에 대한 영향을 보았는데 이 역시도 2A이하가 되면 어느 정도 수렴하는 값을 보임을 알 수가 있다. 그러므로 시뮬레이션의 결과치는 일관성을 가진다고 볼 수가 있다. 이제 시뮬레이션의 결과를 통해 점 전하와 판 전하 근사의 차이점을 보고, 판 근사의 정확도를 알아보았다. 트랩의 위치에 따라 에너지를 비교해 본 결과 서로 다른 결과를 나타냈고, 이를 기반으로 실제 논문의 데이터를 통하여 비교한 결과 두 전하의 결과는 트랩의 위치와 에너지에 큰 차이를 보임을 알 수가 있었다. 추가적으로 전하 구성의 중요성을 알기 위해 일정한 분포와 가우시안 분포를 가지는 전하에 대해서 결과를 보았는데, 각각의 결과는 많은 차이를 보여주었고 그를 통해서 전하의 퍼져있는 넓이가 큰 영향을 줌을 알 수가 있었다. 또한 소자 크기가 10nm 이하가 되면 소자의 크기 역시도 매우 중요한 영향을 주는 요소가 된다는 것을 알 수가 있었다. 정리하자면, 본 연구에서는 3차원 시뮬레이션을 통해서 점 전하의 영향을 보았다. 그 결과 트랩특성을 파악할 때, 판 전하 근사를 사용하면 오차가 발생함을 알 수 있었다.