Browse
S-Space
College of Engineering/Engineering Practice School (공과대학/대학원)
Dept. of Electrical and Computer Engineering (전기·정보공학부)
Theses (Master's Degree_전기·정보공학부)
Deep-submicron 반도체 공정에서 안정된 데이터 유지 전압을 지원하는 파워게이팅 구조
(A)Power gating structure to stabilize data-retention voltage in deep-submicron CMOS technology
- Authors
- 최창준
- Advisor
- 김수환
- Issue Date
- 2007
- Publisher
- 서울대학교 대학원
- Keywords
- 파워게이팅; Power gating; 데이터 유지 전압; Low power; 슬립 트랜지스터; Sleep Transistor; 나노미터; Leakage current; 저전력; Data-retention voltage; 그라운드 바운스 노이즈.; Ground-bounce noise.
- Description
- 학위논문(석사)--서울대학교 대학원 :전기·컴퓨터공학부,2007.
- Language
- Korean
- URI
- http://dcollection.snu.ac.kr:80/jsp/common/DcLoOrgPer.jsp?sItemId=000000045810
https://hdl.handle.net/10371/53513
- Files in This Item: There are no files associated with this item.
Items in S-Space are protected by copyright, with all rights reserved, unless otherwise indicated.