Browse

빠른 하드웨어/소프트웨어 통합합성을 위한 데이타플로우 명세로부터의 하드웨어 합성
Hardware Synthesis From Coarse-Grained Dataflow Specification For Fast HW/SW Cosynthesis

Cited 0 time in Web of Science Cited 0 time in Scopus
Authors
정현욱; 하순회
Issue Date
2005-06
Publisher
한국정보과학회 = Korean Institute of Information Scientists and Engineers
Citation
정보과학회논문지 : 시스템 및 이론, 제32권 제5.6호, pp. 232-242, 2005
Keywords
하드웨어/소프웨어 통합설계시스템수준 설계데이타플로우 그래프VHDL자동 하드웨어 합성
Abstract
이 논문에서는 빠른 하드웨어/소프트웨어 통합합성을 위해 데이타플로우 그래프(DFG:
Dataflow Graph)로부터 하드웨어를 자동으로 합성하는 내용을 다룬다. 이 데이타플로우 그래프에서 노드
는 FIR(Finite Impulse Response) 필터나 DCT(Discrete Cosine Transform) 블록과 같이 크기가 어느
정도 되는 하드웨어 블록을 나타내며, 이 노드의 포트는 한번 수행할 때마다 하나 이상의 데이타 샘플을
주고 받을 수 있다. 즉, 멀티레이트 데이타 샘플(multi-rate data sample)을 교환한다. 이러한 특성들은 기
존의 Behavioral Synthesis와 구별되는 점이며, 따라서 Behavioral Synthesis보다 어려운 문제가 된다.
본 논문에서 제안하는 설계 방법을 사용하면 알고리즘을 명세하는 데이타플로우 그래프는 하드웨어 리소
스의 할당과 스케줄 정보에 따라 다양한 하드웨어 구조로 매핑될 수 있다. 따라서 하드웨어 설계시에 면
적/성능 트레이드오프 관계를 손쉽게 관리할 수 있으며, 하드웨어를 자동으로 합성하는 기존의 방식보다
구현 가능한 하드웨어 설계 공간을 더욱 넓혀주는 효과를 거둘 수 있다.
ISSN
1229-683X
Language
Korean
URI
http://uci.or.kr/G300-j1229683X.vCST32n56p232

http://hdl.handle.net/10371/8009
Files in This Item:
Appears in Collections:
College of Engineering/Engineering Practice School (공과대학/대학원)Dept. of Computer Science and Engineering (컴퓨터공학부)Journal Papers (저널논문_컴퓨터공학부)
  • mendeley

Items in S-Space are protected by copyright, with all rights reserved, unless otherwise indicated.

Browse