S-Space

Browse

Author

Jump to a point in the index

Or type in a year

Sort by
In order
Results/Page
Authors/record

Showing results 1 to 60 of 78

Issue Date	Title / Author(s) / Citation	File
1998	Partial bus-invert coding for power optimization of system-level bus Shin, Youngsoo; Chae, Soo-Ik; Choi, Kiyoung International Symposium on Low Power Electronics and Design 1998, August 10-12, pp.127-132
1998-04	Reduction of bus transitions with partial bus-invert coding Shin, Young Soo; Chae, Soo-Ik; Choi, Kiyoung Electronics Letters- IEE, 1998, 34, (7), pp.642-643
1999	입력 데이터의 상관 관계를 고려한 기능 유닛 소비 전력 예측 김형섭	link
1999	VHDL 동적 검증을 위한 복합 시뮬레이션 기법의 연구 마영란	link
1999	Performance-driven high-level synthesis with system clock optimization 박상헌	link
1999	재구성 가능한 아키택쳐를 위한 HWSW 분할 및 스케줄링 정병일	link
1999	적층 분할 버스 구조를 위한 하드웨어 합성 김기선	link
2000	버퍼메모리 제약 조건하에서의 재구성 가능한 아키텍처를 위한 SDF 그래프 스케줄링 황인조	link
2000	입력 데이터의 부분적 차단을 통한 저전력 하드웨어 합성 최정환	link
2000	Performance improvement of HWSW cosimulation based on synchronization overhead reduction 유승주	link
2000	System-level power optimization of embedded systems 신영수	link
2000	Partitioned-bus architecture synthesis based on transfer model 이승열	link
2000	High-level synthesis of partitioned bus architecture 김용주	link
2000	Java 기반의 재구성 가능한 내장형 시스템 architecture의 제안 및 구현 이성현	link
2000	Design of low-power self-timed floating-point divider 원재희	link
2001	Partial Bus-Invert Coding for Power Optimization of Application-Specific Systems Shin, Young Soo; Choi, Kiyoung; Chae, Soo-Ik IEEE Trans. VLSI Syst., vol. 9, pp.377-383	view file DOI
2001	Interconnect conscious high-level synthesis in deep sub-micron technology 전진환	link
2001	간접 어드레싱 모드 프로세서에서 구문 재배치를 통한 코드 크기 최적화 임성택	link
2001	효율적인 디버깅을 위한 하드웨어 에뮬레이터 인터페이스 자동 생성 조영철	link
2001	새로운 이중 포트 버퍼 구조를 이용한 면적을 고려한 버퍼 바인딩 방법 나경석	link
2001	Performance improvement of multi-processor systems cosimulation based on SW analysis 정진용	link
2002	ASIP에서 복잡한 명령어 생성을 위한 하드웨어-소프트웨어 분할 노시정	link
2002	Performance analysis and high-level synthesis techniques for multi-mode embedded real-time systems 김대홍	link
2002	An Efficient Simulation Environment for the design of networked bluetooth devices 안용진	link
2002	Performance-driven behavior-to-hierarchical FPGA synthesis 유명환	link
2002	동적 재구성 가능한 FPGA를 위한 효율적인 자원 배치 한기성	link
2002	재구성 가능한 프로세서 구조를 위한 SIMD 기반 확장 명령어의 생성 윤기욱	link
2002-03	An efficient simulation environment for the design of networked Bluetooth devices Ahn, Yongjin; Kim, Dae Hong; Lee, Sunghyun; Park, Sanggyu; Yoo, Sung Joo; Choi, Kiyoung; Chae, Soo-Ik Design Automation for Embedded Systems, v.8, no. 2-3, pp. 119-138	DOI
2003	An efficient simulation environment and simulation techniques for Bluetooth device design Ahn, Yongjin; Kim, Dae Hong; Lee, Sunghyun; Park, Sanggyu; Yoo, Sung Joo; Choi, Kiyoung; Chae, Soo-Ik Design Automation for Embedded Systems, vol. 8, pp. 119-138	DOI
2003	시스템 합성을 위한 하드웨어 비용성능전력 예측 전승호	link
2003	SoC 설계에서 응용에 따른 통신 합성 이강희	link
2003	SoC 설계에서 하드웨어 통신 래퍼 자동 생성 및 최적화 소미영	link
2003	아키텍처 기술로부터 간단한 RISC 프로세서의 합성 김선겸	link
2004	FPGA에서의 성능 최적화 구현을 위한 상위 수준 합성 및 모듈 배치 권순민	link
2004	Architecture customization for configurable processors and reconfigurable ALU arrays 이종은	link
2005	구성 가능형 프로세서에서의 디버그 구조 설계 이승엽	link
2007	MPSoC Design Space Exploration Based on Static Analysis of Process Network Model 안용진	link
2007	A검색 알고리듬을 이용한 무인항공기 경로생성 기법에 대한 연구 최기영*	link
2007	Coprocessor synthesis with loop unrolling and pipelining 문형석	link
2007	저전력을 고려한 재구성형 프로세싱 시스템의 최적화 박일현	link
2007	재구성형 배열 아키텍처를 이용한 MPEG4 비디오 디코더 설계 손정기	link
2008	상위 수준 합성에서 체계적인 루프 파이프라이닝과 전개의 적용 이석현	link
2008	SDRAM을 고려한 네트워크 온 칩 구조 개선 이동욱	link
2008	Design of generic variable length codec Arava, V.K. Prasad	link
2008	Fast co-simulation based on synchronization time-point prediction 정진용	link
2008	Performance enhancement of embedded software through code decomposition and recomposition 조영철	link
2009	Zero-Overhead Loop 카운터를 이용한 저전력 프로세서 설계 박한민	link
2010	On-Chip Communication for Many-Core Embedded Systems : cascaded crossbar buses and active memory operations 유준희	link
2010	재구성 가능 연산을 위한 메모리 중심 통신 아키텍처 장경욱	link
2011-02	Binary-level acceleration using coarse-grained reconfigurable architecture 백종경	link
2011-02	매입형 영구자석 동기전동기의 출력토크 향상을 위한 약자속 제어 최기영	link
2011-02	Memory-aware mapping of tasks and communications onto many-core SoC 이진호	link
2011-08	Resource shared custom instruction generation under area/performance constraints Di Wu	link
2011-08	Bit-width를 고려한 저전력을 위한 동시적인 자원할당, 스케쥴링, 바인딩을 이용한 상위수준합성 신동엽	link
2012-02	A Power-Conscious Approach to Code Compression for Coarse-Grained Reconfigurable Array 박성식	link
2012-02	이진 가속을 효율적으로 하기 위한 호스트-가속기 통신 아키텍처 설계 김양수	link
2013-02	멀티모드 시스템의 빠른 설계공간 탐색을 위한 면적 예측 장재훈	view file
2013-08	Efficient Predication Techniques on Coarse-Grained Reconfigurable Architectures 한규승	view file
2014-02	Floating-point support for coarse-grained reconfigurable architectures 조만휘	view file
2014-02	Critical-Path-Aware High-Level Synthesis for Fast Timing Closure 이석현	view file

1 2