S-Space

Browse

Author

Jump to a point in the index

Or type in a year

Sort by
In order
Results/Page
Authors/record

Showing results 1 to 60 of 64

Issue Date	Title / Author(s) / Citation	File
1996	핀하중을 받는 복합재료 적층판의 3차원 점증적 파단 해석 김태환	link
1999	무선 ATM의 매체 접속을 위한 적응 폴링 방식 김태환	link
2002	실험계획법을 이용한 전동차 차체 유한요소모델의 응력 특성 연구 김태환	link
2006	Address assignment in DSPs utilizing code scheduling Li Zhen Min	link
2006	입력 벡터 제어와 게이트 치환을 이용한 누설전류 최소화 방법 김덕환	link
2006	상위수준 합성에서의 저발열 바인딩 방법 김기남	link
2006	멀티모드 멀티테스크 임베디드 어플리케이션을 위한 HWSW 분할 기법 김영준	link
2007	분산 레지스터파일 마이크로 아키텍쳐의 상호연결을 고려한 합성방법 임경환	link
2007	분산 레지스터 파일 마이크로 아키텍쳐를 위한 데이터 전달 스케쥴링 방법 김용환	link
2008	전원 노이즈 강소를 위한 클락 트리 생성기법 유예신	link
2008	재구성형 시스템에 대한 최적 온도 센서 배치 및 그 실용적 확장 이병현	link
2008	시간편차를 고려한 상위수준 합성방법 정종윤	link
2009	전원노이즈 감소를 위한 클락 버퍼의 크기 조절 및 위상 지정 기법 장호창	link
2009	공정변이를 고려한 MPSoC 작업 스케줄 및 결합 전하늘	link
2009	상위단계 합성에서의 타이밍 최적화를 위한 버퍼 삽입 활용 박상도	link
2010	지연시간 편차를 고려한 클락 버퍼 위상 지정 기법 강민석	link
2010	시간 제약을 고려하는 플립칩 설계에서 Boolean SAT를 활용한 라우팅 기법 전형준	link
2011-02	저전력 임베디드 시스템 설계에서 태스크 그래프 모델을 지원하는 동적 전압 조절 알고리즘 서형중	link
2011-02	프로파일 기반의 파워 게이팅을 위한 최적 알고리즘 박단비	link
2011-02	온도 편차를 고려한 클락 버퍼 극성 지정 기법 주덕진	link
2011-02	Thermal-aware resource binding problems in high-level synthesis 임필옥	link
2012-02	입력 슬루와 출력 로드를 고려한 덧셈트리 생성 알고리즘 김주한	link
2012-02	디자인 상황인식 고속 캐리 스킵 가산기 합성 알고리즘 김기영	link
2012-02	Design Methodology of Clock Networks for TSV Based 3D IC Designs Tak-Yung Kim	link
2012-02	Design Methodology of Reliable Clock Networks Based on Adjustable Delay Buffers 임경환	link
2012-08	TSV-AWARE PARTITIONING AND SHARING ALGORITHMS FOR 3D ICS 이병현	view file
2012-08	VARIATION AWARE FALSE PATH ANALYSIS IN VLSI DESIGN 정종윤	view file
2012-08	Design Methodology of Adaptable Hybrid Adders YONGHWAN KIM	view file
2012-08	Code Generation Technique for Minimizing Soft Errors in Registers 구준모	view file
2013-02	클락 동기화를 위한 3-입력 Bang-Bang 위상검출기 설계 김영찬	view file
2014-02	Variation-awae design and packaging techniques in 3D ICs 박상도	view file
2014-02	유기발광다이오드 디스플레이용 선형 저전력 히스토그램 평준화 알고리즘 이명우	view file
2014-02	클락 타이밍 위반을 해결하기 위한 다중의 가변 지연 버퍼 활용 박기태	view file
2014-02	다중 전력 모드 설계를 위한 가변 지연 시간 버퍼 설계 및 제어 회로 분석 김근호	view file
2015-02	Design Methodology for Mesh based Clock Networks 강민석	view file
2015-08	METHODOLOGIES FOR RELIABLE CLOCK NETWORKS FOR HIGH-SPEED AND LOW-POWER DIGITAL SYSTEMS Hyungjung Seo	view file
2015-08	context-driven hybrid image inpainting 루	view file
2016-08	Clock Polarity Assignment Methodologies for Designing High-Performance and Robust Clock Trees Deokjin Joo	view file
2017-02	Algorithms for Histogram Equalization in Image Enhancement and Link Prediction in Social Networks Hyoungjun Jeon	view file
2017-02	Power Optimization Techniques Applicable in Pre/Post Placement Stages for Modern System-on-Chips 이동윤	view file
2017-03	Clock buffer polarity assignment under useful skew constraints Joo, Deokjin; Kim, Taewhan Integration, the VLSI Journal, Vol.57, pp.52-61	DOI
2017-04	Adjustable Delay Buffer Allocation under Useful Clock Skew Scheduling Kim, Juyeon; Kim, Taewhan IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Vol.36 No.4, pp.641-654	DOI
2017-06	Loosely coupled multi-bit flip-flop allocation for power reduction Moon, Hyoungseok; Kim, Taewhan Integration, the VLSI Journal, Vol.58, pp.125-133	DOI
2017-08	Clock Tree and Flip-flop Co-optimization for Reducing Power Consumption and Power/Ground Noise of Integrated Circuits and Systems Joohan Kim	view file
2018-02	Circuit and Architecture Optimization Techniques for Emerging Technologies of High-Speed Computing 박희천	view file
2018-02	Methodology for Synthesizing Clock Spine Networks 김영찬	view file
2018-02	Methodology for Solving Timing Closure Problem by Utilizing Adjustable Delay Clock Buffers 김주연	view file
2018-02	Design Methodologies using Multi-bit Flip-flops for Low Power 문형석	view file
2018-02	심층 신경망 압축을 위한 중복뉴런 제거 기법 조우형	view file
2018-02	Cost-effective Technique for Diagnosing Clock on FPGAs Seongkwan Lee	view file
2018-08	Studies on Resonant Clock Network Synthesis and Design Technology Co-Optimization Framework 안세용	view file
2019-02	Neural Model for Named Entity Recognition Considering Aligned Representation Sun Hongyang	view file
2019-02	단순한 입력에 최적화된 분기 네트워크 학습 기법 박중원	view file
2019-02	Design and Algorithm for Clock Gating and Flip-flop Co-optimization 양기용	view file
2020	Design Methodology for Cost Effective Clock and Power Gating 현경환	view file link
2020	Timing Analysis and Optimization in Logic and Physical Synthesis 허정우	view file link
2020	Design of High Performance Computing Units for On-device Neural Network Accelerators 강종성	view file link
2021-02	Timing Analysis on Interconnects and Prediction on Design Rule Violations for Synthesizing Deep Sub-micron Circuits 한창호	view file link
2021-02	Memory Layout and Computing Techniques for High Performance Neural Networks 안병민	view file link
2021-02	무인 의류 공장을 위한 재봉템플릿 자동 정렬 및 배치 플랫폼 개발 김태환	view file link

1 2